[发明专利]一种基于FPGA的通用多通道数据发送系统及方法

权利要求书

1.一种基于FPGA的通用多通道数据发送系统，其特征在于：包含数据流格式转换单元、存储控制单元、优先级存储控制器、数据包分包模块、数据封装模块、接口转换模块；系统的各模块之间均使用电连接；其中：

数据流格式转换单元用于将对应输入通道的数据流转换为自定义接口格式数据，并传送到存储控制单元；

存储控制单元在状态机控制下将自定义格式的数据存储在对应通道的RAM中、自定义数据的相关控制信息存储在对应通道的FIFO中，以供优先级存储控制器读取；

优先级存储控制器依据通道优先级依次完成数据从多个存储控制单元到单个存储单元的汇总；

数据包分包模块用于将优先级存储控制器中的RAM数据在FIFO的控制下读出，并将每包数据按规定的数据包长度进行分包存储；

数据封装模块根据上级FIFO中的信息读取数据，并根据相应的传输总线协议完成本级数据封装并写入下一级数据封装模块，直到封装成标准传输总线协议的数据包格式为止；

接口转换模块完成将封装后数据包的数据读出，并按照通用AXIS接口标准进行数据传输。

2.根据权利要求1所述的一种基于FPGA的通用多通道数据发送系统，其特征在于：存储控制单元包含一个跨时钟域RAM、一个跨时钟域FIFO以及控制模块，其中RAM用于存储需要传输的数据包，FIFO用于存储相应数据包的控制信息，RAM和FIFO的写时钟与输入数据流同步，控制模块完成将自定义接口格式的数据写入本级RAM中。

3.根据权利要求1所述的一种基于FPGA的通用多通道数据发送系统，其特征在于：优先级存储控制器包含一个优先级判断单元、格式转换单元和一个存储控制单元，优先级存储控制器按照通道优先级依次将多通道数据汇总成为单个通道，格式转换单元负责将数据转换为自定义接口格式。

4.根据权利要求1所述的一种基于FPGA的通用多通道数据发送系统，其特征在于：数据包分包模块包含一个数据分包子模块和一个存储控制单元；数据分包子模块完成流式大数据包到协议规定长度的小数据包的分割。

5.根据权利要求1所述的一种基于FPGA的通用多通道数据发送系统，其特征在于：数据封装模块可多级串联，逐级按照总线协议的数据格式对数据进行封装，每一级都包括一个封装子模块和一个存储控制单元，1～N-1级的存储控制单元的读时钟可由用户指定，第N级的存储控制单元的读时钟与FPGA的总线控制器IP的数据输入时钟同源。

6.根据权利要求1所述的一种基于FPGA的通用多通道数据发送系统，其特征在于：接口转换模块主要完成在前一级FIFO的控制下将前一级RAM中的数据读出，并转换成符合通用AXIS接口标准的数据流。

7.一种基于FPGA的通用多通道数据发送方法，其特征在于：

S1：通过数据流格式转换单元，将对应通道的数据流转换为自定义接口格式，并将数据传输到对应通道的存储控制单元；

S2：通过存储控制单元将自定义接口格式的数据写入RAM中，并将控制信息写入FIFO中；

S3：按优先级不断遍历各个存储控制单元的FIFO，按优先级由高到低依次将不同通道的数据包汇总到一个通道，同时完成数据的自定义接口格式的转换，并将控制信息和转换后的数据写入到本级FIFO和RAM中，当前数据包汇入结束之后，继续按优先级进行遍历；

S4：当检测到优先级控制模块的FIFO不空时，读取FIFO，并进行解析，如果当前FIFO中解析出的数据包大小大于规定数据包大小，则进行拆包处理，直到剩余数据量小于等于规定数据包大小为止，拆包后的数据通过存储控制单元进行存储；

S5：当数据包拆包模块的FIFO不为空时，读取FIFO中的值，并根据解析出的控制信息读取RAM中的数据包，根据所需使用的标准总线协议数据包格式对数据进行逐步封装，并逐级存储传输，直到写入RAM中的数据满足标准总线协议数据包格式为止；

S6：通过接口转换模块将最后一级数据封装模块中的数据转换为AXIS数据协议格式。