[发明专利]一种时序偏差自适应补偿电路结构

说明书

本发明涉及集成电路领域，特别涉及一种时序偏差自适应补偿电路结构。在集成电路生产及使用过程中，工艺偏差、器件老化、环境变化等因素往往会引起时序偏差，严重时将直接导致电路功能错误。针对该问题，本发明提出了一种时序偏差的自适应补偿电路的设计方法。本发明包括，在主控状态机的作用下，时序检测模块实时检测信号的时序偏差并通知延迟校准模块，延迟校准模块通过控制延迟单元模块及信号选择模块对信号时序偏差进行可配置的粗调和细调，实现时序的自适应补偿，使电路保持稳定的正常工作状态，从而提升电路的性能、稳定性和可靠性。同时，在引入用户配置模式后，通过外部预留编程接口，也可实现用户自定义的时序修调。

技术领域

本发明属于集成电路领域，具体涉及一种时序偏差自适应补偿电路结构。

背景技术

在集成电路生产及使用过程中，存在有源器件的情况下，电路容易受到工艺偏差、器件老化、环境变化等外界环境变化的影响，导致信号时序产生偏差。其次在半导体制造工艺进入纳米级后，集成电路的集成度与性能随之不断提升，由此引起的可靠性越来越严重，老化效应是其中一个重要原因，老化效应会导致延迟变化，带来的时序偏差随着老化越来越严重。在数字电路中，一般设置时序保护带间隔(即在时钟信号上升沿的到来之前规定一段保护区域)，若因为时序偏差导致时序跳变点出现在保护带间隔之后，电路就不能正常工作。因此，对于数字电路而言，当时序因上述各种原因而发生偏差时，如果电路能对该时序偏差进行自适应补偿，对提升集成电路的性能、稳定性及可靠性尤为重要。

发明内容

本发明的目的，就是针对目前集成电路工艺偏差、器件老化、环境变化等因素导致的时序偏差问题，提出一种时序偏差自适应补偿电路结构，该设计能在时序偏差产生后，通过自适应补偿时序偏差对时序进行修正，使电路在遭受工艺偏差、器件老化、环境变化等因素影响后依然稳定的正常工作。

本发明的技术方案：一种时序偏差自适应补偿电路结构，可用于数字电路中信号时序偏差的自适应修正，其特征在于，电路结构包括延迟校准模块、时序检测模块、延迟单元模块以及信号选择模块；需要自适应补偿的信号在作为电路功能信号的同时，并联进入时序检测模块，从时序检测模块输出，进入延迟校准模块，延迟校准模块通过控制延迟单元模块及信号选择模块完成对信号时序的自动补偿，即电路的信号时序在产生偏差后得到自适应补偿，从而使得电路保持正常工作状态。同时，本发明的电路也可引入外部预留编程接口，在用户配置模式下，通过外部预留编程接口对延迟单元模块及信号选择模块的控制信号进行自定义配置，从而实现对信号时序的自定义修调。

所述延迟校准模块由状态锁存器、主控状态机、修调控制信号产生构成，在时序检测模块检测出时序偏差后，所述主控状态机可以根据时序检测模块输入的信息，判断是上升沿还是下降沿时序偏差，通过控制延迟单元模块和信号选择模块对时序进行粗调及细调(其中粗调由信号选择模块对延迟可调范围区段的配置选择实现时序的粗略调整，细调由延迟单元模块对延迟电容的配置实现延迟时间的精细调整)，完成对时序偏差的自适应修正补偿。

所述延迟单元模块由若干可配置基本延迟单元级联构成，所述可配置基本延迟单元由反相器链、延迟电容组及其并联MOS管、可配置开关管构成，所述延迟电容组分为N组，每组电容数目分别为2⁰,2¹,2²,2³,2⁴,…,2^N-1(N为自然数，N的取值由延迟时间可调范围决定，N越大，延迟时间可调范围就越大)，每个延迟电容组及其并联MOS管与一个对应的可配置开关管串联构成一个可配置延迟分支，所有延迟电容组与反相器链的第一级反相器并联，在可配置开关管的控制下使可配置延迟分支接入或不接入信号延迟通路，以实现对信号延迟时间大小的按需自由调整。在自适应补偿时，可配置开关管的栅极控制信号由延迟校准模块提供，即信号延迟时间的调整受控于延迟校准模块。当引入外部预留编程接口后，在用户配置模式下，也可通过外部预留编程接口对延迟单元模块的可配置开关管进行自定义配置，实现对信号延迟时间的用户自定义调整。