[发明专利]一种时序偏差自适应补偿电路结构

权利要求书

1.本发明的一种时序偏差自适应补偿电路结构，可用于数字电路中信号时序偏差的自适应修正，其特征在于，电路结构包括延迟校准模块、时序检测模块、延迟单元模块以及信号选择模块；需要自适应补偿的信号在作为电路功能信号的同时，并联进入时序检测模块，从时序检测模块输出，进入延迟校准模块，延迟校准模块通过控制延迟单元模块及信号选择模块完成对信号时序的自动补偿，即电路的信号时序在产生偏差后得到自适应补偿，从而保持电路稳定的正常工作状态。同时，本发明的电路也可引入外部预留编程接口，在用户配置模式下，通过外部预留编程接口对延迟单元模块及信号选择模块的控制信号进行自定义配置，从而实现对信号时序的自定义修调。

2.根据权利要求1所述的时序偏差自适应补偿电路结构，其特征在于，所述的延迟校准模块由状态锁存器、主控状态机、修调控制信号产生三部分构成，在时序检测模块检测出时序偏差后，所述主控状态机可以根据时序检测模块输入的信息，判断是上升沿还是下降沿时序偏差，通过控制延迟单元模块和信号选择模块对时序进行粗调及细调(其中粗调由信号选择模块对延迟可调范围区段的配置选择实现时序的粗略调整，细调由延迟单元模块对延迟电容组的配置实现延迟时间的精细调整)，完成对时序偏差的自适应修正补偿。

3.根据权利要求1所述的时序偏差自适应补偿电路结构，其特征在于，所述的延迟单元模块由若干可配置基本延迟单元级联构成，所述可配置基本延迟单元由反相器链、延迟电容组及其并联MOS管、可配置开关管构成，所述延迟电容组分为N组，每组电容数目分别为2⁰,2¹,2²,2³,2⁴,…,2^N-1(N为自然数，N的取值由延迟时间可调范围决定，N越大，延迟时间可调范围就越大)，每个延迟电容组及其并联MOS管与一个对应的可配置开关管串联构成一个可配置延迟分支，所有延迟电容组与反相器链的第一级反相器并联，在可配置开关管的控制下使可配置延迟分支接入或不接入信号延迟通路，以实现对信号延迟时间的按需自由调整。当引入外部预留编程接口后，在用户配置模式下，也可通过外部预留编程接口对延迟单元模块的可配置开关管进行自定义配置，实现对信号延迟时间的用户自定义调整。

4.根据权利要求1所述的时序偏差自适应补偿电路结构，其特征在于，所述的信号选择模块由二选一多路选择器、四选一多路选择器、D触发器构成，延迟单元模块的输出加载到信号选择模块，在自适应补偿时，信号选择模块在延迟校准模块控制下对延迟单元模块的延迟输出进行二选一或四选一选择，二选一对信号选择模块输出信号的下降沿时序偏差进行补偿控制，四选一对信号选择模块输出信号的上升沿时序偏差进行补偿控制。当引入外部预留编程接口后，在用户配置模式下，通过外部预留编程接口可对信号选择模块进行自定义配置，实现用户自定义的信号时序修调。