[发明专利]用于制造互连结构的方法

说明书

本公开涉及用于制造互连结构的方法。一种制造双镶嵌互连的方法，包括以下操作：在电介质层上方沉积金属硬掩模；在金属硬掩模中蚀刻金属硬掩模开口以暴露电介质层的顶表面；在电介质层中蚀刻至少一个互连开口，以暴露基底导电层的顶表面；修改金属硬掩模开口的侧壁；以及在金属硬掩模开口和至少一个互连开口中沉积导电材料。

技术领域

本公开涉及用于制造互连结构的方法。

背景技术

双镶嵌互连(dual damascene interconnects)提供了集成电路的各个层之间的可靠互连。互连中的空隙会增加电阻并且降低集成电路的整体可靠性，并且会降低器件的时钟速度。

发明内容

根据本公开的一个实施例，提供了一种制造互连结构的方法，包括：在电介质层上方沉积金属硬掩模；在所述金属硬掩模中蚀刻金属硬掩模开口，以暴露所述电介质层的顶表面；在所述电介质层中蚀刻至少一个互连开口，以暴露基底导电层的顶表面；通过将非金属原子添加至所述金属硬掩模的金属性层来修改所述金属硬掩模开口的侧壁；以及在所述金属硬掩模开口和所述至少一个互连开口中沉积导电材料。

根据本公开的另一实施例，提供了一种制造互连结构的方法，包括：在第一铜互连结构上方沉积电介质层；在所述电介质层上方沉积金属硬掩模；在所述金属硬掩模中蚀刻金属硬掩模开口；在所述电介质层中蚀刻互连结构开口的第一部分；在所述电介质层中蚀刻所述互连结构开口的第二部分；通过对所述金属硬掩模进行热处理来修改所述金属硬掩模开口的侧壁；以及穿过所述金属硬掩模开口在所述互连结构开口中沉积导电材料。

根据本公开的又一实施例，提供了一种制造互连结构的方法，包括：在衬底上方沉积电介质层；在所述电介质层上方沉积硬掩模层；穿过硬掩模层开口来暴露所述电介质层的顶表面；在所述电介质层中蚀刻互连开口；修改所述硬掩模层开口的侧壁；以及穿过具有经修改的侧壁的所述硬掩模层开口来利用导电材料填充所述互连开口。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1A-图1B是根据一些实施例的在制造工艺期间的半导体器件的横截面视图。

图2是根据一些实施例的在制造工艺期间具有倾斜的侧壁轮廓的半导体器件的横截面视图。

图3是根据一些实施例的在制造工艺期间具有铜互连的半导体器件的横截面视图。

图4是根据一些实施例的在制造工艺期间具有铜互连的半导体器件的横截面视图。

图5是根据一些实施例的制造铜互连的方法的流程图。

图6是根据一些实施例的在制造工艺期间的集成电路的多个层的横截面视图。

具体实施方式

下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同实施例或示例。下文描述了组件、值、操作、材料、布置等的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。考虑其他组件、值、操作、材料、布置等。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征以使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。