[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括提供基底，基底上具有鳍部结构，鳍部结构包括若干沿基底表面法线方向层叠排布的第一鳍部层；在基底上形成第一介质层，第一介质层覆盖鳍部结构的侧壁；在鳍部结构和第一介质层内形成凹槽，凹槽沿第一方向贯穿鳍部结构，且凹槽沿第一方向的宽度大于鳍部结构沿第一方向的宽度。通过将形成的凹槽沿第一方向的宽度大于鳍部结构沿第一方向的宽度，有效增大凹槽的空间，在后续的制程中，增大形成在凹槽内的源漏掺杂层的体积，当源漏掺杂层的体积越大，源漏掺杂层给沟道提供的应力也越大，使得半导体结构中的载流子的迁移率提高，进而有效提升半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和阻挡层，所述阻挡层覆盖部分所述鳍部的侧壁，且阻挡层表面低于鳍部顶部；位于阻挡层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，现有技术形成的半导体结构的性能仍有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构，包括：基底，所述基底上具有鳍部结构，所述鳍部结构包括若干沿所述基底表面法线方向层叠排布的第一修正鳍部层；位于所述基底上的第一介质层，所述第一介质层覆盖所述鳍部结构的侧壁；位于所述第一介质层与所述鳍部结构内的凹槽，所述凹槽沿第一方向贯穿所述鳍部结构，且所述凹槽沿所述第一方向的宽度大于所述鳍部结构沿所述第一方向的宽度。

可选的，还包括：位于所述凹槽内的源漏掺杂层。

可选的，所述鳍部结构包括底部区与位于所述底部区上的顶部区，所述顶部区包括若干沿所述基底表面法线方向重叠的复合鳍部，所述复合鳍部包括所述第一修正鳍部层以及位于所述第一修正鳍部上的第二鳍部层；位于底部的所述第二鳍部层与所述底部区之间的具有第一鳍部凹槽，相邻两层的所述第二鳍部层之间具有第二鳍部凹槽。

可选的，还包括：位于所述第一鳍部凹槽内的第一阻挡层，位于所述第二鳍部凹槽内的第二阻挡层。

可选的，所述基底上还具有隔离结构，所述隔离结构覆盖所述底部区的侧壁，所述第一介质层位于所述隔离结构上，所述第一介质层覆盖所述顶部区的侧壁。

可选的，还包括：位于所述基底上的伪栅极结构，所述伪栅极结构横跨所述鳍部结构，且所述伪栅极结构覆盖所述鳍部结构部分侧壁与部分顶部表面；所述第一介质层覆盖部分所述伪栅极结构的侧壁表面，所述第一介质层的顶部表面低于所述伪栅极结构的顶部表面。

相应的，本发明还提供了一种半导体结构的形成方法，包括：提供基底，所述基底上具有鳍部结构，所述鳍部结构包括若干沿所述基底表面法线方向层叠排布的第一鳍部层；在所述基底上形成第一介质层，所述第一介质层覆盖所述鳍部结构的侧壁；在所述鳍部结构和所述第一介质层内形成凹槽，所述凹槽沿第一方向贯穿所述鳍部结构，且所述凹槽沿所述第一方向的宽度大于所述鳍部结构沿所述第一方向的宽度。

可选的，在形成所述凹槽之后，还包括：在所述凹槽内形成源漏掺杂层。

可选的，所述鳍部结构包括底部区与位于所述底部区上的顶部区，所述顶部区包括若干沿所述基底表面法线方向重叠的复合鳍部，所述复合鳍部包括所述第一鳍部层以及位于所述第一鳍部层上的第二鳍部层。