[发明专利]基于校验子矩阵分割的LDPC编码硬件实现方法

说明书

本发明公开的一种基于编码子矩阵分割的LDPC编码硬件实现方法，旨在提供一种并行度高，运算量低，可扩展性良好，便于硬件实现的LDPC编码硬件实现方法。本发明通过下述技术方案实现：在FPGA编码时，首先将生成矩阵的校验部分按循环子阵的大小进行列分块，将属于同一子块的循环子阵的首行存储于ROM表中，并作为一个基本编码单元(PE)；编码状态机控制编码子模块PE从ROM表中读出一个数据存入编码移位寄存器，将输入的一比特信息，扩展为与基本编码子阵列数相同的行向量，通过与及异或操作运算，完成了多个一个循环子阵行的校验，基于ROM表的子阵存储以及生成矩阵的分块编码硬件实现编码子矩阵的分割，完成子模块的编码。

技术领域

本发明涉及信道编码技术领域，涉及一种可以应用于光纤通信、卫星通信以及无线通信中基于校验子矩阵分割的LDPC编码硬件实现方法。

背景技术

伴随通信技术的飞速发展及各种传输方式对可靠性要求的不断提高，信道编码技术作为抗干扰技术的一种重要手段，在数字通信技术领域和数字传输领域显示出愈来愈重要的作用。随着数字蜂窝电话、数字电视以及高分辨率数字存储设备的出现，编码技术已经逐渐在各种信息交流和存储的设备中得到越来越成功的应用。其中最常用的一种纠错编码技术就是低密度奇偶校验(Low Densitv Paritv Check，LDPC)码，LDPC码是当今信道编码领域CCSDS标准常用的编码之一。其校验矩阵是稀疏矩阵，是一种基于稀疏校验矩阵的线性分组码。LDPC码的名称来源于其校验矩阵是一种稀疏矩阵，即矩阵中非O元素的个数远远小于O元素的个数，或者矩阵的行重和列重与码长相比是很小的数。要设计一个LDPC码，最直接最有效的方法就是按照指定标准构造一个低密度奇偶校验矩阵H。所谓稀疏校验矩阵是指校验矩阵中每行、每列包含的“1”的个数相对于码长来说都是很小的数。根据校验矩阵中每行的行重和每列的列重是否相同，把LDPC码分为规则LDPC码和非规则LDPC码。LDPC码因其结构并行，编码译码器易于硬件实现，被普遍认为是能适应第四代移动通信系统高速数据传输和高性能要求的信道编码方案。LDPC码最显著特点是其校验矩阵是大稀疏矩阵，但也导致了其编码过程中庞大的运算量。在现实中，LDPC码不仅可以应用于吞吐量较大的深空通信中，而且也可以应用在超低速无线通信系统，航天等控制和命令信息的传输系统中。作为信道编码中纠错能力最强的码型之一，LDPC码由于其译码器结构实现简单，可以用较少的资源消耗获得很高的吞吐量，但编码器的复杂度问题作为不利因素制约着LDPC码的应用。虽然LDPC码的校验矩阵是稀疏矩阵，但其生成矩阵却并不稀疏，这使得编码复杂度与码长的平方成正比。由于LDPC码的码长很长，从几千到几十万比特，使得其编码会变得很复杂，这在一定程度上阻碍了LDPC码的应用。同时，编码的运算量是码长的二次方的形式，在码长较大时。需要采取措施降低复杂度。一种编码方法的好坏完全由它的校验矩阵来确定，也就是说校验矩阵的结构对于码的性能有着决定性作用。校验矩阵主要有两种：随机校验矩阵和结构化校验矩阵。随机生成的校验矩阵，虽然纠错性能好，但是由于校验矩阵的随机性，无法实现简单编码，译码时校验矩阵的存储复杂度高，不利于实现。而结构化校验矩阵一般可以通过代数几何、组合构造等方式生成，可以克服短循环的产生，具有确定的结构，生成的LDPC码是循环码或准循环码，可以实现线性时间编码和简单译码，而且可以设计Girth较大的码，其纠错性能达到随机校验矩阵生成的码。