[发明专利]一种具有失调消除功能的高速采样放大器有效
申请号: | 202010004648.1 | 申请日: | 2020-01-03 |
公开(公告)号: | CN111614333B | 公开(公告)日: | 2021-02-19 |
发明(设计)人: | 陈莹梅;王晖 | 申请(专利权)人: | 东南大学;网络通信与安全紫金山实验室 |
主分类号: | H03F3/45 | 分类号: | H03F3/45 |
代理公司: | 南京众联专利代理有限公司 32206 | 代理人: | 张伟 |
地址: | 210096 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 具有 失调 消除 功能 高速 采样 放大器 | ||
1.一种具有失调消除功能的高速采样放大器,其特征在于:包含主采样放大器模块、两个开关电容阵列模块、二分算法单元模块;采样放大器的输出端COM连接到二分算法单元,二分算法单元的两组4bit输出控制线SP3:0、SN3:0分别连接到两个开关电容阵列;开关电容阵列连接到主采样放大器的正负通路SPA和SNA上;所述主采样放大器模块包括输入差分对管MN1和MN2,尾电流管MN0,正反馈锁存对管MP0、MN3、MP1、MN4,复位管MP2、MP3、MP4、MP5,由与非门组成了SR锁存器,一个D触发器;其中MN0、MN1、MN2、MN3、MN4为NMOS管,MP0、MP1、MP2、MP3、MP4、MP5为PMOS管;
MN1、MN2的栅极分别连接输入差分信号的正负端,其源极共同连接尾电流管MN0的漏极,MN0的栅极由输入高速时钟CKI控制;
MP0、MN3、MP1、MN4组成两个反相器,形成锁存器,MN3、MN4的源极分别接到MN1、MN2的漏极SNA,SPA;MP2、MP3、MP4、MP5为复位管,MP4、MP5的漏极分别连接到SNA和SPA,MP2、MP3的漏极分别连接到SN和SP;
MP2、MP3、MP4、MP5的栅极连接到输入时钟CKI,其源极连接至电源VCC,当CKI=0时实现复位功能;与非门ND0、ND1组成了SR锁存器,SR锁存器的两个输入端分别连接至SP和SN;
ND0的输出端连接DF0的D输入端,DF0的CK输入端连接输入CKI时钟,其Q输出端连接输出引脚Q,QB输出端连接输出引脚QB;
ND1的输出端连接反相器IV0的输入端,IV0的输出端连接输出引脚COM;
所述的二分算法单元包含9个带复位功能的D触发器RDFF0-RDFF8、4个带置位功能的D触发器SDFF0-SDFF3、一个选择器MUX、两个反相器IV0-IV1、12个与门AD0-AD11;
RDFF0的D端口连接电源VDD,Q输出端通过连线N0连接到RDFF1的D输入端;
RDFF1的Q输出端通过连线N1连接到RDFF2的D输入端、RDFF8的CK输入端;
RDFF2的Q输出端通过连线N2连接到RDFF3的D输入端、AD0的输入端;
RDFF3的Q输出端通过连线N3连接到RDFF4的D输入端、SDFF0的CK输入端、AD3的输入端;
RDFF4的Q输出端通过连线N4连接到RDFF5的D输入端、SDFF1的CK输入端、AD6的输入端;
RDFF5的Q输出端通过连线N5连接到RDFF6的D输入端、SDFF2的CK输入端、AD9的输入端;
RDFF6的Q输出端通过连线N6连接到RDFF7的D输入端、SDFF3的CK输入端;
RDFF6的Q输出端连接到输出引脚CAL_END;
RDFF8的D输入端连接输入引脚COM,Q输出端通过连线SIGNBIT连接到IV1的输入端、MUX的S输入端和与门AD2、AD5、AD8、AD11的输入端;
反相器IV1的输出端连接AD1、AD4、AD7、AD10的输入端;
输入引脚COM连接到IV0的输入端、MUX的I1输入端,IV0的输出端连接至MUX的I0输入端;
MUX的O输出端通过连线COMA连接SDFF0-SDFF3的D输入端;
SDFF0的Q输出端连接AD0的输入端,AD0输出端连接AD1的输入端;
SDFF1的Q输出端连接AD3的输入端,AD3输出端连接AD4的输入端;
SDFF2的Q输出端连接AD6的输入端,AD6输出端连接AD7的输入端;
SDFF3的Q输出端连接AD9的输入端,AD9输出端连接AD10的输入端;
AD1、AD4、AD7、AD10的输出端分别连接输出引脚SP3、SP2、SP1、SP0;
AD2、AD5、AD8、AD11的输出端分别连接输出引脚SN3、SN2、SN1、SN0;
输入引脚RNST连接RDFF0-RDFF8的RB输入端;
输入引脚CLK_LOW连接RDFF0-EDFF7的CK输入端。
2.如权利要求1所述的具有失调消除功能的高速采样放大器,其特征在于,所述4bit开关电容阵列包括:
第一开关NMOS管MSN0,栅极连接至控制信号S0,源极连接至地,漏极连接至电容的负端,电容正端连接至输出OUT;
第二开关NMOS管MSN1,栅极连接至控制信号S1,源极连接至地,漏极连接至电容的负端,电容正端连接至输出OUT;
第三开关NMOS管MSN2,栅极连接至控制信号S2,源极连接至地,漏极连接至电容的负端,电容正端连接至输出OUT;
第四开关NMOS管MSN3,栅极连接至控制信号S3,源极连接至地,漏极连接至电容的负端,电容正端连接至输出OUT;
其中,以第一开关控制的电容容值为基础单位C,第二开关控制电容的容值为2C,第三开关控制电容的容值为4C,第四开关控制电容的容值为8C。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学;网络通信与安全紫金山实验室,未经东南大学;网络通信与安全紫金山实验室许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010004648.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种发制品废水的处理装置及处理方法
- 下一篇:鞍乘型车辆用内燃机