[发明专利]半导体结构及其形成方法

说明书

本发明实施例提供了一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：在衬底上形成停止层；在所述停止层上形成初始牺牲层；对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率；堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在三维存储器的制造过程中，深槽刻蚀是一个必不可少的工艺过程。相关技术中，在三维存储器中的堆叠结构中形成多个栅线隙（GLS，Gate Line Slit）就是通过深槽刻蚀来实现的。该情况下的深槽刻蚀要求刻蚀得到的深沟槽穿过堆叠结构，且延伸至牺牲层，并在牺牲层的表面形成预设深度的凹陷区。

然而，在实际应用中，由于深宽比（这里深宽比是指沟槽的深度和宽度的比值）过大，工艺过程复杂，导致在一个晶圆的牺牲层中形成的多个凹陷区的深度非常不均一。

发明内容

为解决相关技术问题，本发明实施例提出一种半导体结构及其形成方法，至少能够改善在一个晶圆的牺牲层中形成的多个凹陷区的深度不均一的问题。

本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种半导体结构的形成方法，包括：

在衬底上形成停止层；

在所述停止层上形成初始牺牲层；

对所述初始牺牲层进行掺杂处理，形成掺杂牺牲层；

形成堆叠结构；所述堆叠结构位于所述掺杂牺牲层上；

形成多个沟道结构，所述多个沟道结构穿过所述堆叠结构、所述掺杂牺牲层、所述停止层，且延伸至所述衬底上；

对所述堆叠结构及所述掺杂牺牲层进行刻蚀，形成多个穿过所述堆叠结构，且延伸至所述掺杂牺牲层的第一凹陷区；其中，在所述刻蚀对应的相同刻蚀工艺下，掺杂牺牲层的刻蚀速率小于初始牺牲层的刻蚀速率，堆叠结构的刻蚀速率大于掺杂牺牲层的刻蚀速率。

上述方案中，使用刻蚀气体中的氟源来执行刻蚀，掺杂处理所使用的掺杂离子包括负离子。

上述方案中，所述掺杂离子为带负电的硼离子B^—。

上述方案中，进行掺杂处理的厚度大于或等于未进行掺杂处理前的初始牺牲层厚度的一半。

上述方案中，对所述初始牺牲层进行掺杂处理的步骤包括：

对所述初始牺牲层进行离子注入。

上述方案中，所述方法还包括：

进行掺杂处理后，对形成的结构进行退火处理；

在退火处理后的掺杂牺牲层上形成堆叠结构。

上述方案中，所述初始牺牲层的材料为多晶硅。

上述方案中，所述刻蚀气体包括CF₄或CHF₃。

本发明实施例还提供了一种半导体结构，包括：

衬底；

位于衬底上的停止层；

位于所述停止层上的掺杂牺牲层；其中，所述掺杂牺牲层是对设置在所述停止层上的初始牺牲层进行掺杂处理后形成的；