[发明专利]用于存储装置的高速缓存架构

权利要求书

1.一种存储装置，其包括：

多个非易失性存储器部分；

控制器，其双向连接到所述多个非易失性存储器部分且包括代管与所述多个非易失性存储器部分中的每一者相关联的计数器的易失性存储器部分，其中：

所述计数器中的每一者通过算法周期性递减；且

所述算法响应于饱和计数器的数目等于或大于阈值数目或在所述存储装置的高速缓存存储器部分在满载阈值量内时激活；及

存储器部分，其双向连接到所述控制器且相较于所述多个非易失性存储器部分具有更低延时及更高处理量，

其中所述存储器部分包括用于所述多个非易失性存储器部分的频繁存取的存储器区的所述高速缓存存储器部分。

2.根据权利要求1所述的存储装置，

其中所述计数器在对所述多个非易失性存储器部分中的相应者的逻辑块地址进行存取时更新。

3.根据权利要求1所述的存储装置，其进一步包括所述控制器经配置以：

基于保存与对所述多个非易失性存储器部分执行的多个存取相关联的信息的计数器来确定频繁读取的所述多个非易失性存储器部分的逻辑块地址；

从所述非易失性存储器部分复制所述频繁读取部分的内容；及

将所述复制内容存储于所述高速缓存存储器部分中。

4.根据权利要求3所述的存储装置，其中所述多个存取包括对所述频繁读取的逻辑块地址的第一大小的分块进行的多个存取，

其中所述第一大小的所述分块小于与所述频繁读取的逻辑块地址相关联的第二大小的分块。

5.根据权利要求3所述的存储装置，其中所述控制器经配置以响应于所述多个非易失性存储器部分用具有等于或低于经定义阈值的传送长度的命令读取且属于可高速缓存逻辑块地址区而存储所述复制内容。

6.根据权利要求1所述的存储装置，其中所述控制器经配置以通过将指向所述高速缓存存储器部分的指针插入到可驱逐读取区表中来从所述高速缓存存储器部分驱逐不再频繁存取的所述多个非易失性存储器部分的内容。

7.一种设备，其包括

主机装置；

存储装置，其包括：

多个非易失性存储器部分；及

控制器，其双向连接到所述多个非易失性存储器部分且经配置以基于与所述多个非易失性存储器部分中的每一者中的多个存储器区中的每一者相关联的保存与对所述多个非易失性存储器部分执行的多个存取相关联的信息的计数器来确定频繁读取的所述多个非易失性存储器部分的逻辑块地址，

其中与每一相应存储器区相关联的所述计数器中的每一者通过算法周期性递减；且

其中所述算法响应于饱和计数器的数目等于或大于阈值数目或在所述多个非易失性存储器部分的高速缓存存储器部分在满载阈值量内时激活；

存储器部分，其双向连接到所述控制器且相较于所述多个非易失性存储器部分具有更低延时及更高处理量，

其中所述存储器部分包括用于所述多个非易失性存储器部分的所述高速缓存存储器部分；及

通信通道，其在所述主机装置与所述控制器之间。

8.根据权利要求7所述的设备，其中所述存储器部分是三维(3D)交叉点存储器部分。

9.根据权利要求7所述的设备，其中所述控制器经配置以：

从所述非易失性存储器部分复制所述频繁读取部分的内容；及

将所述复制内容存储于所述高速缓存存储器部分中。

10.根据权利要求9所述的设备，其中所述控制器经配置以在所述计数器低于一阈值时从所述存储器部分驱逐包含所述频繁读取或写入的逻辑块地址的所述多个非易失性存储器部分。

11.根据权利要求9所述的设备，其中所述控制器包括用于记录所述计数器的嵌入式易失性存储器部分。