[发明专利]耦合到单片系统的存储器装置架构

权利要求书

1.一种耦合到单片系统(SoC)的快闪存储器装置架构，所述快闪存储器装置架构包含具有相关联解码及感测电路系统的存储器单元矩阵并且具有链接到所述单片系统的结构独立的结构，且包括：

-多个子阵列，其形成所述存储器单元矩阵；

-感测放大器，其耦合到对应的子阵列；

-数据缓冲器，其包含耦合到所述感测放大器的所述输出的多个JTAG单元；

-扫描链，其将所述数据缓冲器的所述JTAG单元连接在一起。

2.根据权利要求1所述的快闪存储器装置架构，其中每一子阵列在所述存储器装置内部是可独立寻址的。

3.根据权利要求1所述的快闪存储器装置架构，其中所述扫描链形成单个移位寄存器，用于测试存储器部分的焊盘与所述SoC的对应的焊盘之间的互连。

4.根据权利要求1所述的快闪存储器装置架构，其中所述JTAG单元串联连接在所述扫描链中。

5.根据权利要求1所述的快闪存储器装置架构，其中所述JTAG单元包含包括输入多路复用器及输出多路复用器的边界扫描单元以及所述输入多路复用器与所述输出多路复用器之间的至少又一对锁存器。

6.根据权利要求5所述的快闪存储器装置架构，其中所述又一对锁存器连接在并行输入端与并行输出端之间的流水线中。

7.根据权利要求1所述的快闪存储器装置架构，其中所述多个子阵列中的子阵列包括包含数据单元、地址单元及ECC单元的超级页。

8.根据权利要求7所述的快闪存储器装置架构，其经配置以通过包括至少168个焊盘的信道来发射超级页。

9.根据权利要求1所述的快闪存储器装置架构，其包含至少四个子阵列，用于与所述SoC的对应的内核进行通信。

10.一种非易失性存储器架构，其具有通过存储器制造技术获得的结构独立的结构并经配置以通过互连引脚或焊盘耦合到单片系统(SoC)装置，所述非易失性存储器架构包括：

-存储器单元阵列，其由多个子阵列形成；

-感测放大器，其耦合到所述多个子阵列中的对应的子阵列；

-感测放大器，其耦合到具有相应输出的所述存储器单元；

-数据缓冲器，其包含耦合到所述感测放大器的所述输出的多个JTAG单元；

-扫描链，其将所述数据缓冲器的所述JTAG单元连接在一起。

11.根据权利要求10所述的非易失性存储器架构，其中每一子阵列是可独立寻址的。

12.根据权利要求10所述的非易失性存储器架构，其中所述扫描链形成单个移位寄存器，用于测试所述存储器部分的所述焊盘与所述单片系统的对应的焊盘之间的互连。

13.根据权利要求10所述的非易失性存储器架构，其中所述JTAG单元串联连接在所述扫描链中。

14.根据权利要求10所述的非易失性存储器架构，其中所述JTAG单元包含边界扫描单元，所述边界扫描单元包括输入多路复用器及输出多路复用器，且至少又一对锁存器在所述输入多路复用器与所述输出多路复用器之间。

15.根据权利要求14所述的非易失性存储器架构，其中所述又一对锁存器连接在并行输入端与并行输出端之间的流水线中。

16.根据权利要求10所述的非易失性存储器架构，其中所述多个子阵列中的子阵列包括包含数据单元、地址单元及ECC单元的超级页。

17.根据权利要求16所述的非易失性存储器架构，其进一步包括用于发射超级页的至少168个焊盘的信道。