[发明专利]用于生产基于III-N化合物的半导体组件的过程

权利要求书

1.一种制造半导体组件(170，180)的方法，包括以下连续步骤：

a)形成包括由III-N化合物制成的第一半导体层(105)、涂覆所述第一层的第二导电层(107)和涂覆所述第二层(107)的第三硬掩模层(109)的堆叠；

b)形成穿过所述第三层(109)和所述第二层(107)并在所述第一层(105)上中断的沟槽(110)，所述沟槽侧向界定所述第二层(107)中的接触金属化部；

c)在所述沟槽中(110)形成由与所述第二层(107)的材料不同的材料制成的、与所述第三层(109)和所述第二层(107)的侧部接触的金属间隔部(111)；以及

d)将所述沟槽(110)延续通过所述第一层(105)的厚度的至少一部分。

2.根据权利要求1的方法，其中步骤c)包括：

在所述第三层(109)的上表面上以及在所述沟槽(110)的侧壁上和底部处沉积由与所述第二层(107)的材料不同的材料制成的金属层(111)的步骤；然后

对所述金属层(111)的垂直各向异性刻蚀的步骤，在所述步骤结束时，仅保留涂覆所述沟槽(110)的侧壁的金属层(111)的垂直部分。

3.根据权利要求1或2所述的方法，还包括在步骤d)之后，化学清洗所述沟槽(110)内部的所述第一层(105)的暴露表面的步骤。

4.根据权利要求3所述的方法，其中所述化学清洗的步骤通过基于氢氧化钾(KOH)的溶液或通过基于氢氧化四甲铵(TMAH)的溶液或通过基于氢氧化四乙基铵(TEAH)的溶液来实行。

5.根据权利要求1至4中任一项所述的方法，其中所述第二层(107)包括铝或银。

6.根据权利要求1至5中任一项所述的方法，其中所述间隔部(111)由选自铂、镍和钨的金属制成。

7.根据权利要求1至6中任一项所述的方法，其中在步骤d)实施的刻蚀是干法刻蚀。

8.根据权利要求1至7中任一项所述的方法，还包括在步骤a)和步骤b)之间，在从200℃至900℃范围内的温度下退火所述第二层(107)的步骤。

9.根据权利要求1至8中任一项所述的方法，其中所述堆叠还包括在所述第一层(105)的与所述第二层(107)相对的一侧的第三层(103)，所述第三层(103)由与所述第一层的III-N化合物不同的III-N化合物制成，并且其中在步骤d)实施的所述刻蚀完全穿过所述第一层(105)和所述第三层(103)的厚度的至少一部分。

10.根据权利要求9所述的方法，其中所述堆叠还包括在所述第三层(103)的与所述第一层(105)相对的一侧的第四层(101)，所述第四层(101)由与所述第三层的III-N化合物不同的III-N化合物制成，并且其中在步骤d)实施的所述刻蚀完全穿过所述第三层(103)和所述第四层(101)的厚度的至少一部分。

11.一种半导体组件(170，180)，包括：

包括由III-N化合物制成的第一半导体层(105)、涂覆所述第一层的第二导电层(107)和涂覆所述第二层(107)的第三硬掩模层(109)的堆叠；

穿过所述第三层和所述第二层以及所述第一层的厚度的至少一部分的沟槽(110)，所述沟槽侧向界定所述第二层(107)中的接触金属化部；以及

在所述沟槽中的由与所述第二层(107)的材料不同的材料制成的、与所述第三层和所述第二层的侧部接触的金属间隔部(111)。