[发明专利]用于数字应用和射频应用的半导体结构和制造这种结构的工艺

说明书

本发明涉及多层绝缘体上半导体结构(1)，所述多层绝缘体上半导体结构(1)从结构的背面到正面连续地包括：具有高电阻率的半导体载体衬底(2)、第一电绝缘层(3)、中间层(I)、第二电绝缘层(5)、活性半导体层(6)，所述半导体载体衬底(2)的电阻率介于500Q.cm至30kQ.cm之间，所述第二电绝缘层(5)的厚度小于所述第一电绝缘层(3)的厚度，所述多层结构的特征在于其包括：至少一个FD‑SOI区域，其中，所述中间层(I)为半导体层(4)；与FD‑SOI区域相邻的至少一个RF‑SOI区域，其中，所述中间层(I)为第三电绝缘层(7)，所述RF‑SOI区域包括与第三电绝缘层(7)垂直的至少一个射频组件。

技术领域

本发明涉及用于数字应用和射频应用的绝缘体上半导体结构。本发明还涉及一种通过将层从第一衬底(称为“供体衬底”)转移至第二衬底(称为“受体衬底”)来制造这种结构的工艺。

背景技术

绝缘体上半导体结构是多层结构，其包括衬底、设置在衬底顶部的电绝缘层和设置在绝缘层顶部的半导体层，所述衬底通常由硅制成，所述电绝缘层通常为氧化物层，例如氧化硅层，在所述半导体层中实现所述结构的源极和漏级，并且所述半导体层通常为硅层。

这种结构称为绝缘体上半导体(SeOI)结构，并且当半导体为硅时，其被特别地称为“绝缘体上硅”(SOI)结构。

在现有的SOI结构中，全耗尽绝缘体上硅(FD-SOI)结构通常用于数字应用。FD-SOI结构的特征在于存在设置在硅载体衬底上的薄氧化物层和设置在氧化物层上的非常薄的半导体层(称为SOI层)。

氧化物层位于衬底和SOI层之间。于是氧化物层称为是“掩埋”的，并称为“BOX”(掩埋氧化物)。

SOI层能够在FD-SOI结构中形成导电通道。

由于BOX层和SOI层厚度较小且是均匀的，无需掺杂导电通道，因此该结构能够在全耗尽模式下工作。

相对于没有BOX层的结构，FD-SOI结构具有改进的静电特性。BOX层降低了源极和漏级之间的寄生电容，并且还能够通过限制电子流向导电通道来显著减少从导电通道至衬底的电子泄露，从而减少电流损耗并改善结构的性能。

FD-SOI结构可以与射频(RF)应用兼容，但是仍然会在所述衬底中出现电损耗。

为了补偿这些电损耗并改善RF性能，已知使用具有高电阻率的衬底，特别是SOI衬底，这种类型的衬底通常称为“HR衬底”(高电阻率衬底)。HR衬底有利地与电荷俘获层(即，富陷阱层)相结合。然而，这种类型的衬底与可以通过背面栅极(反向偏压)来控制阈值电压的晶体管的使用不兼容。

具体地，该包含被俘获电荷的层的存在阻碍了反向偏置(向背面施加电势差)，此外，可以导致掺杂剂的加速扩散，从而由于结漏的问题而阻止高质量PN结的实现。

除了包括一个BOX层的FD-SOI结构之外，还实现了包括两个BOX层的FD-SOI结构(称为“双BOX”结构)。

在FD-SOI结构包括双栅极晶体管的情况下，双BOX层技术是有利的，所述双栅极晶体管的栅极电极同时在导电通道的上方和下方形成。因此，背栅极的SOI层(称为背栅极SOI层)与前栅极的SOI层(称为前栅极SOI层)通过第一BOX层电分离，并且还与基体衬底通过第二BOX层电分离。

文献US 2010/0176482描述了用于CMOS技术的这种包括两个BOX层的FD-SOI结构的示例。

根据该文献，使用经优化的工艺制造具有高k栅极电介质且栅极长度小至30nm的CMOS结构，从而能够在器件和背栅极之间获得良好的绝缘。

现有的双BOX技术用于数字应用，但是不能同时用于射频应用和数字应用。