[发明专利]用于数字应用和射频应用的半导体结构和制造这种结构的工艺

权利要求书

1.一种绝缘体上半导体多层结构(1)，所述绝缘体上半导体多层结构(1)从结构的背面到正面连续地包括：

-半导体载体衬底(2)，其电阻率介于500Ω.cm至30kΩ.cm之间，

-第一电绝缘层(3)，

-中间层(I)，

-第二电绝缘层(5)，其厚度小于第一电绝缘层(3)的厚度，

-活性半导体层(6)，

其特征在于，所述多层结构包括：

-至少一个FD-SOI区域，其中，所述中间层(I)为半导体层(4)，

-至少一个RF-SOI区域，其与FD-SOI区域相邻，其中，所述中间层(I)为第三电绝缘层(7)，所述RF-SOI区域包括与第三电绝缘层(7)垂直的至少一个射频组件。

2.根据权利要求1所述的结构(1)，其中，第一电绝缘层(3)、第二电绝缘层(5)和第三电绝缘层(7)的厚度之和介于50nm至1500nm之间。

3.根据权利要求1或权利要求2所述的结构(1)，进一步包括设置在载体衬底(2)和第一电绝缘层(3)之间的电荷俘获层(8)。

4.根据权利要求3所述的结构(1)，其中，所述电荷俘获层(8)由多晶硅或多孔硅制成。

5.根据权利要求1至4中任一项所述的结构(1)，其中，中间半导体层(4)由晶体材料或多晶材料制成。

6.根据权利要求1至4中任一项所述的结构(1)，其中，中间半导体层(4)由非晶材料制成。

7.根据前述权利要求中任一项所述的结构(1)，其中，所述第一电绝缘层(3)为氧化硅层。

8.根据前述权利要求中任一项所述的结构(1)，其中，所述第二电绝缘层(5)为氧化硅层。

9.根据前述权利要求中任一项所述的结构(1)，其中，所述第三电绝缘层(7)为氧化硅层。

10.根据前述权利要求中任一项所述的结构(1)，其中，所述第一电绝缘层(3)的厚度介于20nm至1000nm之间。

11.根据前述权利要求中任一项所述的结构(1)，其中，所述第二电绝缘层(5)的厚度介于10nm至100nm之间。

12.根据前述权利要求中任一项所述的结构(1)，其中，所述活性半导体层(6)的厚度介于3nm至30nm之间。

13.一种制造绝缘体上半导体多层结构(1)的工艺，所述工艺包括以下步骤：

-提供第一供体衬底，

-在所述第一供体衬底中形成弱化区域，从而限定中间第一半导体层(4)，

-将所述中间第一半导体层(4)转移至半导体载体衬底(2)，第一电绝缘层(3)位于供体衬底和载体衬底(2)之间的界面处，从而形成包括载体衬底(2)、第一电绝缘层(3)和经转移的中间第一半导体层(4)的中间结构，

-局部去除中间第一半导体层(4)的一部分，直至第一电绝缘层(3)，从而形成空腔，

-在空腔中沉积称为第三电绝缘层(7)的电绝缘层，

-提供第二供体衬底，

-在所述第二供体衬底中形成弱化区域，从而限定活性第二半导体层(6)，

-将所述活性第二半导体层(6)转移至中间结构，第二电绝缘层(5)位于第二供体衬底和中间结构之间的界面处，

-实现：

·至少一个数字组件(11)，所述数字组件(11)位于活性第二半导体层(6)中、与中间第一半导体层(4)垂直，从而形成FD-SOI区域，和

·至少一个射频组件(12)，所述射频组件(12)与第三电绝缘层(7)垂直，从而形成RF-SOI区域。