[发明专利]半导体装置及其制造方法

说明书

一种半导体装置，具备：半导体封装(1)，其具备多个电极(5)；以及被搭载物(6)，其具备多个焊盘(7)，搭载半导体封装，半导体封装的多个电极经由焊锡(8)而与多个焊盘连接。多个电极中的一个为半导体封装的姿势控制用电极，多个焊盘中的一个为半导体封装的姿势控制用焊盘。姿势控制用焊盘在俯视时采用内包姿势控制用电极的配置，具有在以半导体封装的中心为轴的径向上并且是分别不同的方向上延伸配置的多个延伸配置部(721)。将多个延伸配置部分别作为第一延伸配置部，姿势控制用电极具有沿着第一延伸配置部延伸配置的多个第二延伸配置部(521)，在俯视时第一延伸配置部中的比对置的第二延伸配置部的外轮廓靠外侧的部分即外侧部(722)相对于半导体封装的中心对称配置。

相关申请的交叉引用

本申请基于在2019年1月10日申请的日本专利申请号2019-2913号，因此，这里通过参照而编入该记载内容。

技术领域

本发明涉及经由焊锡来搭载具备多个电极的半导体封装的构造的半导体装置及其制造方法。

背景技术

以往，在具备多个电极的半导体封装与形成有焊盘的印刷电路基板经由焊锡接合而成的半导体装置中，有时半导体封装的电极与印刷电路基板的焊盘位置偏移地载置。在这样的情况下，半导体封装在与预定的位置不同的位置与印刷电路基板连接，可能成为半导体装置的不良情况的原因。

另外，公知有如下的现象：即使是半导体封装的电极载置于与印刷电路基板的焊盘位置偏移的位置的情况，通过在将它们接合时熔融的焊锡的表面张力，半导体封装与焊盘位置一致地移动，位置偏移被矫正。该现象被称为自对准。作为利用该自对准而能够抑制半导体封装的位置偏移的印刷电路基板，例如提出专利文献1中记载的基板。该印刷电路基板具备多个焊盘，该焊盘与从半导体封装突出的多个电极中的一个连接，与该多个电极中的位于端部的电极对应的焊盘为与其他的焊盘相比较大的面积的大焊盘。另外，在该印刷电路基板中，与大焊盘不同的其他的焊盘为面积较小的小焊盘。

由此，采用如下的结构的印刷电路基板，能够搭载具备配置间隔较窄的多个电极的半导体封装，通过增多大焊盘上的焊锡量，能够确保自对准的效果。

专利文献1：实开平06-007272号公报。

然而，近年来，伴随着电子设备的小型化，半导体封装的小型化推进，采用不具有从封装的外轮廓突出的电极的SON(Small Outline Non-lead的简称)构造、QFN(Quad FlatNon-lead的简称)构造的情况正在增加。这种半导体封装在与印刷电路基板等焊锡接合之后，在焊锡产生由半导体封装与印刷电路基板的线膨胀系数差等引起的应力的情况下，由电极产生的应力缓和的效果较小，该接合的可靠性可能变得不充分。

作为用于确保焊锡接合的可靠性的方法，考虑增加用于接合的焊锡的量，利用焊锡缓和应力。然而，在该方法中，例如在将半导体封装安装于基板上时，若焊锡从焊盘溢出而其一部分分离，则会产生焊锡球，会产生其他的电不良情况。另外，在该方法中，直到焊锡熔融而再固化为止的期间中的半导体封装的动作变大，将半导体封装安装于基板之后的姿势(以下称为“安装姿势”)偏移。

此外，这里所说的“安装姿势偏移”是指半导体封装相对于搭载半导体封装的基板等被搭载物所呈的面倾斜的状态、以及电极与被搭载物的位置偏移中的至少一方的状态。

例如传感器部在被施加了加速度、角速度等规定的物理量时输出与其对应的信号，在构成具备如上的传感器部的半导体装置的情况下，这样的半导体封装的安装姿势的偏移成为传感器的精度降低的原因，因此成为问题。在使用QFN构造等半导体封装和专利文献1中记载的印刷电路基板而构成半导体装置的情况下，能够通过自对准来抑制电极与焊盘的位置偏移，但无法应对安装姿势的偏移。

发明内容

本发明的目的在于，提供一种半导体装置及其制造方法，该半导体装置是具备多个电极的半导体封装经由焊锡而搭载而成的，能够兼得半导体封装的安装姿势的确保和焊锡接合的可靠性确保。