[发明专利]检测存储器设备中字线与源极线之间的短路及恢复方法

说明书

本发明描述了用于检测存储器设备中字线和源极线之间短路的技术，以及用于从此类短路恢复的方法。在一个方面，当选定的字线在异常低数量的编程循环之后完成编程时，在编程操作中检测短路。执行进一步检查以确认存在短路。然后擦除短路字线并对先前编程的字线执行恢复读取。在另一方面，在读取操作中检测到短路。

背景技术

本技术涉及存储器设备的操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可垂直布置在三维(3D)堆叠的存储器结构中，或者水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

存储器设备包括存储器单元，这些存储器单元可被串联布置成NAND串(例如，NAND链)，例如，其中选择栅极晶体管设置在NAND串的末端以选择性地将NAND串的沟道连接到源极线或位线。然而，在操作此类存储器设备时存在各种挑战。

附图说明

图1是示例性存储器设备的框图。

图2是描绘图1的感测块51的一个实施方案的框图。

图3描绘了图1的用于将电压提供给存储器单元的块的功率控制模块115的示例性具体实施。

图4是存储器设备500的透视图，该存储器设备包括图1的存储器结构126的示例性3D配置中的一组块。

图5描绘了示例性晶体管520。

图6A描绘了图4的BLK0的一部分的示例性截面视图，其包括NAND串700n和710n。

图6B描绘了图6A的堆叠的区622的近距离视图。

图7A描绘了与图4和图6A一致的块BLK0中的NAND串的示例性视图。

图7B描绘了与图7A一致的子块和字线中的存储器单元的示例性布置。

图8A描绘了与图6A一致的存储器单元的块BLK0的示例性横截面视图。

图8B描绘了图8A的块BLK0的示例性顶视图。

图9A描绘了具有每单元三位和八个数据状态的一组存储器单元的示例性Vth分布。

图9B描绘了一组虚设存储器单元或选择栅极晶体管的示例性Vth分布910和911，其分别不具有和具有到源极线的字线短路。

图10A描绘了与图9A一致的编程操作中使用的示例性电压信号。

图10B描绘了在图10A的不同编程循环中使用的验证电压的示例。

图11A描绘了示例性编程操作的流程图，其中检测到字线和源极线之间的短路，并且执行对应的恢复过程。

图11B描绘了与图11A的步骤1105一致的用于确定源极线是否短路到字线中的一个字线并且识别短路字线的示例性过程的流程图。

图11C描绘了用于执行与图11A的步骤1106一致的恢复操作的示例性过程的流程图。

图11D描绘了与图11C的步骤1131一致的块中的提交的和未提交的字线的示例。

图11E描绘了与图11C的步骤1130一致的用于擦除短路字线的示例性过程的流程图，其中执行GIDL擦除。

图11F描绘了与图11C的步骤1130一致的用于擦除短路字线的示例性过程的流程图，其中执行沟道梯度擦除。