[发明专利]检测存储器设备中字线与源极线之间的短路及恢复方法

权利要求书

1.一种装置，包括：

一组存储器单元(703-714,723-734,743-754,763-774)，所述组存储器单元被布置在块中的NAND串(700n,710n,720n,730n)中，每个NAND串包括源极端(613)和漏极端(615)；

源极线(611a)，所述源极线连接到所述NAND串的所述源极端；

多个字线(WL0-WL95)，所述多个字线连接到所述组存储器单元并且包括选定的字线(WL5)；和

控制电路(110,122)，所述控制电路被配置为：

确定用于编程存储器单元的编程循环的数量低于阈值，所述存储器单元连接到所述选定的字线；

响应于所述确定所述编程循环的所述数量低于所述阈值，

确认所述多个字线包括短路到所述源极线的短路字线(WL4,WL5)；

响应于所述确认所述多个字线包括所述短路字线，擦除连接到所述短路字线的存储器单元(816-819；820-823)，直到连接到所述短路字线的所述存储器单元的阈值电压低于第一电压(Vcelsrc)；以及

在将所述第一电压施加到所述源极线时，从在所述选定字线之前编程的字线(WL0-WL4)读取数据。

2.根据权利要求1所述的装置，其中：

所述NAND串包括虚设存储器单元(702,722,742,762,715,735,755,775)；并且

为了确认所述多个字线包括所述短路字线，所述控制电路被配置为感测所述虚设存储器单元的阈值电压高于第二电压(V_th)。

3.根据权利要求1或2所述的装置，其中：

每个NAND串包括位于所述漏极端处的选择栅极晶体管(716,736,756,776)；并且

为了确认所述多个字线包括所述短路字线，所述控制电路被配置为感测所述选择栅极晶体管的阈值电压高于第二电压(V_th)。

4.根据权利要求1至3中任一项所述的装置，其中：

为了确认所述多个字线包括所述短路字线，所述控制电路被配置为感测连接到所述选定字线的所述存储器单元的阈值电压高于第二电压(V_th)。

5.根据权利要求1至4中任一项所述的装置，其中：

所述NAND串被布置在所述块的多个子块(SB0-SB3)中；

所述选定字线以子块编程顺序进行编程；并且

当所编程的存储器单元不在所述多个子块的第一编程子块(SB0)中时，所述控制电路被配置为将所述选定字线(WL5)识别为所述短路字线。

6.根据权利要求1至5中任一项所述的装置，其中：

所述NAND串被布置在所述块的多个子块(SB0-SB3)中；

所述选定字线以子块编程顺序进行编程；

所述多个字线包括所述选定字线(WL5)的相邻源极侧字线(WL4)，所述相邻源极侧字线在所述选定字线之前进行编程；并且

当所编程的存储器单元在所述多个子块的第一编程子块(SB0)中时，所述控制电路被配置为将所述相邻源极侧字线(WL4)识别为所述短路字线。

7.根据权利要求1至6中任一项所述的装置，其中：

每个NAND串包括沟道(660,1711)和选择栅极晶体管(701,721,741,761；716,736,756,776)；并且

为了擦除连接到所述短路字线的所述存储器单元，所述控制电路被配置为在所述选择栅极晶体管处通过栅极诱导漏极泄漏对所述NAND串的所述沟道进行充电。

8.根据权利要求7所述的装置，其中：

每个NAND串包括沟道(660,1711)和选择栅极晶体管(716,736,756,776)；并且

在所述擦除连接到所述短路字线的所述存储器单元期间，所述控制电路被配置为截断所述沟道的与源极侧虚设字线(702,722,742,762)相邻的一部分。