[发明专利]用于提高穿衬底通孔结构的可靠性的多孔阻挡层及其形成方法

说明书

第一半导体器件、第一介电材料层、多孔介电材料层和形成在第二介电材料层内的金属互连结构形成在第一半导体衬底的前侧表面上。形成延伸穿过该第一半导体衬底和该第一介电材料层的通孔腔。该通孔腔在该多孔介电材料层上停止。在其中没有任何实心材料的连续孔网络从该通孔腔的底部连续地延伸至该金属互连结构的表面。穿衬底通孔结构形成在该通孔腔中。该穿衬底通孔结构包括多孔金属材料部分，该多孔金属材料部分填充该连续孔网络并且接触该金属互连结构的表面部分。可通过使用该多孔金属材料部分而使对该第一半导体器件的蚀刻损伤和金属颗粒生成最少化。

相关申请

本申请要求在2019年4月23日提交的美国非临时专利申请序列号16/391,632的优先权权益，该申请的全部内容以引用的方式并入本文。

技术领域

本公开总体涉及半导体器件领域，并且具体地，涉及使用多孔阻挡层来提高穿衬底通孔结构的可靠性的接合结构及其形成方法。

背景技术

在T.Endoh等人的名称为“Novel Ultra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”(IEDM Proc.(2001)33-36)的文章中公开了每单元具有一个位的三维竖直NAND串。

发明内容

根据本公开的实施方案，提供一种半导体结构，该半导体结构包括第一半导体管芯。该第一半导体管芯包括：第一半导体衬底，该第一半导体衬底具有前侧表面和后侧表面；第一半导体器件，该第一半导体器件位于第一半导体衬底的前侧表面上；第一介电材料层，该第一介电材料层位于第一半导体器件上并且在其中形成有接触第一半导体器件的节点的导电通孔结构；第二介电材料层，该第二介电材料层位于第一介电材料层上，与第一介电材料层相对于第一半导体衬底的关系相比在第一半导体衬底的更远侧；金属互连结构，该金属互连结构位于第二介电材料层中，不与第一半导体衬底直接接触；和穿衬底通孔结构，该穿衬底通孔结构从第一半导体衬底的后侧表面延伸至金属互连结构的近侧表面，其中接触金属互连结构的近侧表面的穿衬底通孔结构的水平部分包括孔隙率在20％至80％的范围内的多孔金属材料部分。

根据本公开的另一实施方案，提供一种形成半导体结构的方法，该半导体结构包括：在第一半导体衬底的前侧表面上形成第一半导体器件；在第一半导体器件上方形成第一介电材料层，该第一介电材料层包含在其中形成的导电通孔结构；在第一介电材料层上方形成多孔介电材料层；形成金属互连结构，该金属互连结构形成在第二介电材料层内和多孔介电材料层的顶表面上；形成通孔腔，该通孔腔竖直地延伸穿过第一半导体衬底和第一介电材料层并且在多孔介电材料层的近侧表面上停止，其中在其中没有任何实心材料的连续孔网络从通孔腔的底部连续地延伸至金属互连结构的表面；以及在通孔腔中形成穿衬底通孔结构，其中该穿衬底通孔结构包括孔隙率在20％至80％的范围内的多孔金属材料部分，该多孔金属材料部分填充连续孔网络，并且接触金属互连结构的表面部分。

附图说明

图1A是根据本公开的实施方案的在形成接触通孔结构之后的进行中的存储器管芯的竖直横截面视图。

图1B是图1A的进行中的存储器管芯的自上而下视图。

图2A是根据本公开的实施方案的在形成位线水平结构之后的进行中的存储器管芯的竖直横截面视图。

图2B是图2A的进行中的存储器管芯的自上而下视图。

图3A是根据本公开的实施方案的在形成第一金属接合焊盘之后的存储器管芯的竖直横截面视图。

图3B是图3A的存储器管芯的区的自上而下视图。

图3C是图3A的存储器管芯的自上而下视图。

图4是根据本公开的实施方案的在形成第一介电材料层、多孔介电材料层和第二介电材料层之后的支撑管芯的竖直横截面视图。