[发明专利]减少半导体结构中有效氧化物厚度的方法

说明书

公开了用于形成具有按比例缩放的有效氧化物厚度的半导体结构的方法和设备。在实施方式中，一种方法包括以下步骤：在氮化钛(TiN)层的第一表面的顶上沉积具有第一表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的第一表面的顶上；使非晶硅覆盖层的第一表面与含氮气体接触；以及将膜堆叠物退火。

技术领域

本公开内容的实施方式大体上涉及电子装置处理，且更具体地涉及减小膜堆叠物的有效氧化物厚度及膜堆叠物的成分，例如含高k电介质的材料和界面层(interfaciallayer)材料。

背景技术

金属栅/高k堆叠物正在越来越多地用于7nm技术节点及以后的金属氧化物半导体场效应晶体管(MOSFET)中。然而，发明人已经发现本领域仍然存在许多挑战。尤其是，移动装置、互联网和机器学习的快速增长要求对低功耗的更高级节点(n10nm)具有更高的晶体管技术性能。这种需求要求摩尔定律的延续，以缩小一个或多个晶体管的尺寸，同时增加芯片上的晶体管密度。由于对芯片制造技术的不断小型化的永恒需求，对于包括高k介电层的膜堆叠物来说，有效氧化物厚度(EOT)的减小在FinFET制造中变得越来越重要。发明人已经发现，在半导体装置的制造过程中在高k介电层退火期间用非晶硅(a-Si)膜覆盖(cap)高k介电层是减小有效氧化物厚度的有效方法；然而，高于800摄氏度的退火温度有问题地导致a-Si结晶和聚结(agglomerate)，从而导致膜厚度和成分的不均匀，并降低了装置的可靠性。

因此，发明人提供了用于形成具有减小的有效氧化物厚度的半导体结构的改进方法和设备，及用于减少a-Si在高温聚结的方法。

发明内容

本文提供了用于形成具有减小的有效氧化物厚度的半导体结构的方法和设备。在一些实施方式中，一种用于形成具有减小的有效氧化物厚度的半导体结构的方法包括以下步骤：在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。

在一些实施方式中，一种减小膜堆叠物的有效氧化物厚度的方法包括以下步骤：在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。

在一些实施方式中，一种用于形成具有减小的有效氧化物厚度的半导体结构的方法包括以下步骤：在氮化钛(TiN)层的顶上直接沉积具有顶表面的非晶硅覆盖层，其中氮化钛层直接在设置在膜堆叠物内的高k介电层的顶上，且其中高k介电层直接在设置在膜堆叠物内的界面层的顶上；在约300摄氏度至约600摄氏度的温度使非晶硅覆盖层的顶表面与肼(hydrazine)气体或肼蒸气接触约30秒至约5分钟；在约700至1000摄氏度的温度将膜堆叠物退火；及移除非晶硅覆盖层。

在一些实施方式中，本公开内容涉及一种非暂时性计算机可读介质，具有储存在该非暂时性计算机可读介质上的指令，当指令被执行时使用于形成具有减小的有效氧化物厚度的半导体结构的方法发生，该方法包括以下步骤：在氮化钛(TiN)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。

下面描述了本公开内容的其他和进一步的实施方式。

附图说明

可通过参考在附图中描述的本公开内容的说明性实施方式来理解上面简要概述并且在下面更详细地讨论的本公开内容的实施方式。然而，附图仅显示了本公开内容的典型实施方式，因此不应视为对范围的限制，因为本公开内容可允许其他等效的实施方式。

图1是根据本公开内容的一些实施方式的形成半导体装置的方法的流程图。

图2A至2E是根据本公开内容的一些实施方式的在图1的处理工序的不同阶段期间的基板的说明性截面图。