[发明专利]半导体封装基板及其制造方法

说明书

一种半导体封装基板，具有安装有半导体装置的第一主面、以及形成有用于与印刷布线板电连接的外部连接端子的第二主面。在第一主面侧形成有1层以上的第一布线层。第一布线层包括第一绝缘树脂层(110)和第一导体电路层(130)，第一导体电路层包括通孔部(141)和布线部(142)。在第一绝缘树脂层与第一导体电路层中的布线部接地的面3面上形成有晶种金属层，在第二主面侧形成有1层以上的第二布线层。第二布线层包括第二绝缘树脂层(170)和由通孔部(191)及布线部(190)构成的第二导体电路层，仅在第二导体电路层中的布线部与第二绝缘树脂层接地的面1面上形成有晶种金属层。

技术领域

本发明涉及用于安装半导体装置的半导体封装基板及其制造方法，尤其涉及电路的微细化、装置连接面的平坦性的提高、尺寸稳定性的提高、连接可靠性的提高以及成本的降低。

背景技术

近年来，为了应对半导体装置的小型化、高集成化、高功能化，将薄化的半导体装置彼此通过硅贯通电极(TSV：Through Silicon Via(硅通孔))在高度方向上进行3维层叠的半导体装置逐渐实用化。TSV是将半导体装置的硅基板沿厚度方向貫通形成的电极，由于层叠的半导体装置之间可以以最短距离进行电连接，因此，可以实现低传输损耗、低功耗化。由于在高度方向上层叠数增加，因此无需增加安装面积就可以实现高功能化、大容量化，成为半导体装置的小型化、高集成化、高功能化的有力方案。

由半导体装置的3维层叠所实现的小型、高功能化仅限于将同种半导体装置彼此进行3维层叠的DRAM。其理由是，当将不同种类半导体装置(例如存储器和逻辑装置等的制造商不同的情况)彼此层叠时，产生设置TSV的统一规格等设计上的制约。当将多个不同种类半导体装置进行多层层叠组装之后产生故障时，难以区分是组装时的故障还是各装置制造时的问题，从而产生品质保证、制造责任的问题。此外，将发热量较多的半导体装置进行3维化会产生散热问题无法解决的不利情况。

因此，半导体装置的高功能化的主流是将3维层叠DRAM和逻辑装置等半导体装置集成于硅中介层上，并将安装有多个不同种类半导体装置的硅中介层安装在半导体封装基板上而成的、所谓的2.5D封装成为主流。在2.5D封装的情况下，通过将多个半导体装置之间的信号连接与硅中介层上的微细电路连接，从而能够将整个硅中介层视为功能集成的1个SOC(system on chip：片上系统)。

硅中介层由300mm硅晶圆制成，安装有半导体装置的表面由通过半导体工艺制造的亚微米～数微米间距的微细多层布线层构成，另一背面由与半导体封装基板连接的连接端子和电气电路构成，表面和背面电路通过贯通硅基板的TSV电连接。

硅中介层需要形成TSV，并且需要对硅基板进行干法蚀刻来形成纵横比较高的通孔，再用电镀铜填充通孔，因此存在制造成本较高的问题。因此，仅限应用于对性能要求高于成本的服务器、高端PC、高端图形等，成为普及的障碍。

在2.5D封装中，由于需要在半导体封装基板与半导体装置之间进一步插入硅中介层，因此，存在部件、安装次数较多且成本和效率较差的问题。

此外，由于方形的硅中介层是由圆形的300mm晶圆制成的，因此与由600×500mm左右的大型方形面板制造的有机半导体封装基板相比，存在拼版效率低且成本高的问题。此外，由于近年来半导体装置的高功能化，GPU、CPU、FPGA等半导体装置受安装晶体管数量增大的影响具有逐年大型化的倾向，接受它们的硅中介层的大型化的要求也越来越高。对替代硅中介层的更廉价高效的新型封装技术的要求越来越高。

作为新的封装技术的候选者，通过将现有的有机半导体封装基板的装置安装面侧的多层布线层设为与硅中介层接近的布线密度，从而使不需要硅中介层的有机半导体封装基板(被称为所谓2.1D中介层、或2.1D半导体封装基板)的开发更加活跃。