[发明专利]TSV冗余及TSV测试选择方案

说明书

本发明描述一种设备，其包含用于使经堆叠芯片互连的贯穿衬底通孔TSV。根据实施例的所述设备包含：多个第一选择线，其各自在第一方向上延伸；多个第二选择线，其各自在第二方向上延伸以与所述多个第一选择线交叉；及多个TSV单元，其分别经安置于所述多个第一选择线与所述多个第二选择线的相交点中。所述多个TSV单元的每一TSV单元包含：TSV；开关，其经耦合到所述TSV；及选择电路。所述选择电路经配置以响应于所述多个第一选择线中的相关联者及所述多个第二选择线中的相关联者中的每一者被设置为作用电平而控制所述开关的开关状态。

背景技术

高数据可靠性、高存储器存取速度、较低功率消耗及减小的芯片大小是半导体存储器所需的特征。近年来，已引入三维(3D)存储器器件。一些3D存储器器件是通过垂直地堆叠芯片(例如，裸片)且使用贯穿衬底通孔(TSV)使芯片互连而形成。3D存储器器件的益处包含：较短互连件，其降低电路延迟及功率消耗；层之间的大量垂直通孔，其允许不同层中的功能区块之间的宽带宽总线；及相当小的占据面积。因此，3D存储器器件促成较高存储器存取速度、较低功率消耗及芯片大小缩减。实例3D存储器器件包含混合存储器立方体(HMC)、高带宽存储器(HBM)及宽I/O动态随机存取存储器(DRAM)。

举例来说，高带宽存储器(HBM)是包含高性能DRAM接口芯片及垂直堆叠DRAM芯片的存储器类型。四个DRAM芯片(例如，核心芯片)的典型HBM堆叠具有每芯片两个128位沟道，总共具有8个输入/输出沟道及总共1024个位的宽度。HBM的接口(IF)芯片提供具有8个输入/输出沟道的接口，所述沟道彼此独立运作。

图1是TSV阵列100及测试骨牌式开关电路的示意图。TSV阵列100包含多个TSV102、多个冗余TSV 104、多个测试骨牌式开关电路(TD-SW)106、多个移位寄存器(SR)108、多个控制线116及寄存器线120。

TSV阵列100包含布置成8个行及28个列的TSV。特定来说，多个TSV 102中的每一者定位于行1到8的对应行及列1到27的对应列中，多个TSV 102都不定位于第28列中。多个冗余TSV 104(1)到104(8)中的每一者定位于行1到8的对应行及第28列(例如，最后列)中。多个TSV 102及多个冗余TSV 104中的每一者耦合到多个TD-SW 106中的对应者。多个SR 108定位成相邻于TSV阵列100的下侧。多个SR 108由寄存器线120串联耦合。多个SR 108(1)到108(28)中的每一者定位于列1到28的对应列中。列1到28中的对应列中的多个SR 108中的每一者耦合到对应列中的多个TD-SW中的一个TD-SW。对应于28个列中的每一者中的TD-SW的SR 108组合(例如，分组)在一起(例如，分别耦合到TD-SW(1,1)到(8,1)中的每一者的SR108(1)到108(8)组合在一起)。

多个SR 108中的每一者可存储经配置以激活或取消激活对应于多个TSV 102中的相应者的多个TD-SW 106中的一者的数据值。通过寄存器线120提供(例如，传输)的每一数据值可由多个SR 108中的对应者锁存。数据值通过SR从SR 108(1)经由SR 108(2)到108(27)中的每一者连续移位到SR 108(28)。在对应SR 108存储对应于激活的数据值时，可激活相应TD-SW 106。举例来说，在例如SR 108(18)(例如，对应于第二行及第三列中的TD-SW的SR 108的第三群组中的第二SR 108)存储对应于激活的数据值时，激活TD-SW 106(3,2)。