[发明专利]设计和均匀地共同制造通过衬底的小过孔和大腔体的方法

说明书

一种在衬底或晶片或者衬底或晶片的一部分中同时形成开口的方法，其中所述开口中的至少一个开口具有相对高的高宽比，所述开口中的另一个具有相对低的高宽比，该方法包括：将衬底或晶片或者衬底或晶片的一部分接合到载体衬底；在衬底或晶片中或者在衬底或晶片的一部分中形成环沟槽，环沟槽具有外周边和内周边，外周边对应于开口中的具有所述相对低的高宽比的所述另一个开口的外周边，内周边与外周边间隔开预定距离；在形成环沟槽的同时，在所述衬底或晶片中或者在衬底或晶片的一部分中形成具有所述高的高宽比的开口；以及将衬底或晶片或衬底或晶片的一部分与载体衬底分离。

相关申请的交叉引用

本申请要求于2018年11月12日提交的美国临时专利申请No.62/758,825的优先权和权益以及于2019年8月30日提交的美国非临时专利申请No.16/557,811的优先权和权益，该两件申请的公开内容以引用方式并入本文中。本申请还涉及于2018年10月11日提交的美国申请No.16/158,212，该申请的公开内容也以引用方式并入本文中。

关于联邦政府资助的研究或开发的声明

本发明是在美国政府的支持下以合同号FA8650-13-C-7324进行的。美国政府对本发明享有某些权利。

技术领域

本发明涉及一种使用同一蚀刻工艺有效设计和制造小过孔(例如具有30μm直径)和大腔体(其横向尺寸为过孔的直径的3至100倍)的方法。本发明的实施例可以用于制造于2018年10月11日提交的US专利申请No.16/158,212中描述的包括集成电路和贯穿晶片的腔体的载体晶片，该申请如同已完全阐述的以引用方式并入本文中。

背景技术

本领域中存在制造包括集成电路和贯穿晶片的腔体的载体晶片的需求，诸如例如在美国申请No.16/158,212中描述的，其公开了用于微波集成电路(MECAMIC)装置和工艺的金属嵌入式芯片组件，并允许以晶片级将微电子晶体管小芯片嵌入到具有预制造的互连件和集成电路(诸如无源部件)的晶片中。换句话说，MECAMIC装置将装置的前端制造与装置的后端互连件制造脱离。这允许以较低的成本更快地制造装置，并在没有成本和周期时间负担的情况下将晶体管技术扩大到电路。

MECAMIC装置的形成在载体晶片的上表面上的至少一个集成电路可能需要用于电连接到载体晶片的下表面的贯穿晶片的过孔。这种过孔通常具有小直径(几十微米的量级)和高的高宽比(其高度大于其宽度)。另一方面，载体晶片的贯穿晶片的腔体通常比起高度宽很多，并且具有低的高宽比。众所周知，蚀刻工艺可以在横向方向和竖直方向上具有不同的蚀刻率。

图1是描绘了与宽度有关的蚀刻率的示例的SEM，其为蚀刻有不同宽度的图案的硅晶片的竖直截面。60μm宽度与10μm图案之间的蚀刻率(6X比率)为2X。该图突出显示了同时形成不同尺寸的特征所面临的挑战。在此图像(DRIE蚀刻的硅晶片的SEM截面)中，沟槽的宽度为10μm至60μm，蚀刻深度变化了2X。

如图1中所示，对于给定的蚀刻工艺，产生更深的蚀刻(因此更长的蚀刻时间)意味着更宽的蚀刻。因此，在现有技术中存在这样的技术问题：需要两种不同的蚀刻工艺来在公共载体晶片中蚀刻相对窄并因此具有相对高的高宽比的过孔，和相对宽并因此具有相对低的高宽比的腔体。实际上，使用同一蚀刻工艺来蚀刻低高宽比的腔体和高高宽比的过孔两者导致过孔的深度蚀刻不完全，或者导致腔体的横向过蚀刻，这可能导致对晶片的前侧图案的有害破坏；和/或有害地影响晶片的前侧的平面性。可替换地，使用多蚀刻工艺既费时又费钱。

存在用单个蚀刻工艺在给定载体晶片中蚀刻具有高的高宽比的过孔和具有低的高宽比的腔体的有效方法的需求。

发明内容

本公开涉及一种允许使用单个蚀刻工艺在同一晶片中蚀刻高高宽比的过孔和低高宽比的贯穿晶圆的腔体的工艺。