[发明专利]具有共享字线驱动抑制控制的无头部字线驱动器在审
申请号: | 201980072101.0 | 申请日: | 2019-06-20 |
公开(公告)号: | CN112997252A | 公开(公告)日: | 2021-06-18 |
发明(设计)人: | 拉塞尔·J·施莱伯;塔菲克·艾哈迈德;伊兰戈·杰亚苏布拉马尼安 | 申请(专利权)人: | 超威半导体公司 |
主分类号: | G11C11/417 | 分类号: | G11C11/417;G11C11/412 |
代理公司: | 上海胜康律师事务所 31263 | 代理人: | 李献忠;张华 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 共享 驱动 抑制 控制 头部 驱动器 | ||
1.一种设备,其包括:
字线驱动器电路,所述字线驱动器电路接收字线输入信号并且向字线供应字线驱动器输出信号;
所述字线驱动器电路还包括晶体管,所述晶体管具有耦接到所述字线驱动器输出信号的第一载流端子和耦接到第一节点的第二载流端子;并且
其中所述晶体管的栅极耦接到所述字线输入信号,并且其中在所述字线被断言时,所述晶体管提供从所述字线到所述第一节点的路径;以及
字线驱动抑制电路,所述字线驱动抑制电路耦接在所述第一节点与供应节点之间,以减小所述字线输出信号的电压。
2.如权利要求1所述的设备,其中所述字线驱动抑制电路包括多个下拉晶体管,所述多个下拉晶体管并联耦接在所述第一节点与接地节点之间。
3.如权利要求2所述的设备,其中所述第一晶体管和所述下拉晶体管是高阈值电压装置。
4.如权利要求2所述的设备,其还包括多个字线驱动器电路,所述多个字线驱动器电路包括向多个存储器单元供应相应多条字线的字线驱动器电路,所述多个字线驱动器电路在所述第一节点处耦接到所述下拉晶体管。
5.如权利要求2所述的集成电路,其中所述字线驱动抑制电路的所述多个晶体管中的一者或多者在大小上不同于所述多个晶体管中的至少另一者。
6.如权利要求2所述的设备,其还包括多个控制信号,所述多个控制信号分别被供应到所述下拉晶体管的栅极以改变根据所述控制信号接通的下拉晶体管的数量。
7.如权利要求1至3中任一项所述的设备,其中所述晶体管是PMOS晶体管并且其中所述下拉晶体管是PMOS晶体管。
8.如权利要求1至3中任一项所述的设备,其中所述字线驱动器包括反相器。
9.一种方法,其包括:
向字线驱动器电路供应字线输入信号并且将字线驱动器输出信号从所述字线驱动器电路供应到字线;
向晶体管的栅极供应所述字线输入信号,所述晶体管在所述字线被断言时接通并且所述晶体管在所述字线被去断言时关断;以及
通过在所述字线被断言时提供从所述字线穿过所述晶体管到接地节点的路径来减小所述字线的电压,所述路径包括耦接在所述晶体管与所述接地节点之间的字线驱动抑制电路。
10.如权利要求9所述的方法,其还包括:改变所述字线驱动抑制电路中根据供应到所述晶体管中的相应者的多个栅极控制信号接通来调整所述字线的所述电压的晶体管的数量。
11.如权利要求9或10所述的方法,其还包括:
提供通过另一字线的另一驱动器电路的另一晶体管的从所述另一字线到所述接地节点的路径,所述路径包括所述字线驱动抑制电路,以由此在所述另一字线被断言时减小所述另一字线的电压。
12.如权利要求9或10所述的方法,其中所述第一晶体管和所述字线驱动抑制电路的晶体管是高阈值电压装置。
13.如权利要求9或10所述的方法,其还包括:使用所述字线驱动抑制电路来减小第二字线的第二字线电压。
14.如权利要求13所述的方法,其还包括:一次断言所述第二字线和所述字线中的仅一者。
15.如权利要求9或10所述的方法,其还包括:所述字线驱动器电路使所述字线输入信号反相以生成所述字线驱动器输出信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于超威半导体公司,未经超威半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980072101.0/1.html,转载请声明来源钻瓜专利网。