[发明专利]用于嵌入式ECC保护的方法及系统

说明书

本发明涉及一种存储器系统(100)，其具有互连件(101)，所述互连件经配置以从系统(107)接收命令，以从存储器装置(106)读取数据及/或将数据写入到存储器装置(106)。所述存储器系统(100)还具有桥接器(102)，所述桥接器经配置以从所述互连件(101)接收所述命令以管理ECC数据，并通过以下操作在系统地址与物理存储器装置地址之间执行地址翻译：计算用于在具有第一数据地址的第一数据块之后且邻近于所述第一数据块的第一ECC数据块的第一ECC存储器地址，计算在所述第一ECC块之后且邻近于所述第一ECC块的第二ECC存储器地址，以及计算在所述第二ECC块之后且邻近于所述第二ECC块的第二数据地址。所述桥接器(102)也可检查及计算完整数据突发的ECC数据，及/或缓存包含读取及/或写入数据的完整数据突发的ECC数据。

背景技术

在计算系统中，存储在存储器(例如，动态随机存取存储器(DRAM)或双数据速率(DDR)同步动态随机存取存储器(SDRAM))中的数据在写入或读取操作期间可受到控制器、物理接口(PHY)或电路板中的错误影响，或者当数据存储于存储器阵列中时受到存储器阵列自身中的错误影响。此外，外部存储器通常由第三方制作及/或可未针对功能安全性应用评级或对于应用而言不够可靠。来自存储器的错误数据或指令可导致系统错误地操作。系统的错误操作是不期望的，尤其在其中功能安全性或可靠性至关重要的系统或应用中。

通常存在三种类型的存储器错误：永久性、暂时性及系统性。永久性错误通常是存储器或相关联电路系统的物理损坏或降级的结果，或可为硅或导线中的短路。暂时性错误可归因于粒子撞击且通常导致位翻转状态(例如，在触发器中)。系统性错误是逻辑中的错误，举例来说，系统按设计正确地工作，只是在硬件或软件中存在错误。

发明内容

本文中所描述的实例包含一种集成电路，所述集成电路包含互连件，所述互连件经配置以从系统接收命令，以从存储器装置的物理地址读取数据及/或将数据写入到存储器装置的物理地址。所述集成电路进一步包含桥接器，所述桥接器经配置以从所述互连件接收所述命令并通过以下操作在系统地址与所述物理地址之间执行地址翻译：计算用于在具有第一数据地址的第一数据块之后且邻近于所述第一数据块的第一ECC数据块的第一错误校正码(ECC)存储器地址，计算在所述第一ECC块之后且邻近于所述第一ECC块的第二ECC存储器地址，以及计算在所述第二ECC块之后且邻近于所述第二ECC块的第二数据地址。

本文中所描述的另一例示性集成电路包含互连件，所述互连件经配置以从系统接收命令，用于读取及/或写入数据的一部分。所述集成电路进一步包含桥接器，所述桥接器经配置以从所述互连件接收所述命令并检查及计算包含数据的所述部分的数据突发的ECC数据。

本文中所描述的另一例示性集成电路包含互连件，所述互连件经配置以从系统接收命令，用于读取及/或写入数据的一部分。所述集成电路进一步包含桥接器，所述桥接器经配置以从所述互连件接收所述命令并检查及计算ECC数据，所述桥接器进一步经配置以缓存包含数据的所述部分的完整数据突发的ECC数据。

本文中所描述的实例还包含存储器系统，所述存储器系统具有存储器装置、处理器及互连件，所述互连件经配置以从所述处理器接收命令，以从所述存储器装置的物理地址读取数据及/或将数据写入到所述存储器装置的物理地址。所述存储器装置进一步包含桥接器，所述桥接器经配置以从所述互连件接收所述命令并通过以下操作在系统地址与所述物理地址之间执行地址翻译：计算用于在具有第一数据地址的第一数据块之后且邻近于所述第一数据块的第一ECC数据块的第一ECC存储器地址，计算在所述第一ECC块之后且邻近于所述第一ECC块的第二ECC存储器地址，以及计算在所述第二ECC块之后且邻近于所述第二ECC块的第二数据地址。

本文中所描述的另一例示性存储器装置包含存储器系统，所述存储器系统具有存储器装置、处理器及互连件，所述互连件经配置以从所述处理器接收命令，用于读取数据的一部分及/或将数据的一部分写入到所述存储器装置；以及桥接器，其经配置以从所述互连件接收所述命令并检查及计算ECC数据，所述桥接器进一步经配置以缓存包含数据的所述部分的完整数据突发的ECC数据。