[发明专利]可调嵌入式通用串行总线2低阻抗驱动持续时间

权利要求书

1.一种系统，其包括：

嵌入式通用串行总线2设备即eUSB2设备，其具有第一接收器和第一发射器；

处理器；

第二发射器，其耦合到所述处理器；

第二接收器，其耦合到所述处理器；和

差分信号线，其长度大于十英寸，其中所述差分信号线在第一端处耦合到所述第一接收器和所述第一发射器，并且在第二端处耦合到所述第二发射器和所述第二接收器，

其中所述处理器被配置为控制所述第一发射器以逻辑‘0’将所述差分信号线驱动为低，以使所述第一接收器接收逻辑‘0’，并且呈现在所述差分信号线上的信号的值达到约0伏。

2.根据权利要求1所述的系统，其中在所述差分信号线上存在X个单位间隔传播延迟即X个UI传播延迟，X是非负整数值。

3.根据权利要求2所述的系统，其中所述处理器控制所述发射器以逻辑‘0’将差分信号线驱动为低达约(Y+X)个UI。

4.根据权利要求3所述的系统，其中Y的值在1至4的范围内，包括1和4。

5.根据权利要求3所述的系统，其中Y为4。

6.根据权利要求1所述的系统，其中在控制所述发射器以传输包结束指示符即EOP指示符之后，所述处理器控制所述第一发射器以逻辑‘0’将所述差分信号线驱动为低。

7.根据权利要求1所述的系统，其中在控制所述第一发射器以逻辑‘0’将所述差分信号线驱动为低之后，所述处理器进一步被配置为控制所述发射器以将所述差分信号线置于高阻抗状态即高-z状态。

8.根据权利要求7所述的系统，其中将所述差分信号线置于所述高-z状态包括通过具有约7千欧的电阻的路径将所述差分信号线耦合到接地电势。

9.根据权利要求7所述的系统，其中在将所述差分信号线置于所述高-z状态之后，所述第一发射器被配置为从包开始指示符即SOP指示符开始向所述第二接收器传输差分数据。

10.根据权利要求1所述的系统，其中以逻辑‘0’将所述差分信号线驱动为低包括通过具有约40欧姆的电阻的路径将所述差分信号线耦合到接地电势。

11.一种方法，其包括：

经由差分信号线传输包结束指示符即EOP指示符；

在传输所述EOP指示符之后，将所述差分信号线驱动为低达4个单位间隔的时段加上所述差分信号线上存在的传播延迟的值；以及

在将所述差分信号线驱动为低达4个单位间隔的时段加上所述差分信号线上存在的所述传播延迟的所述值之后，将所述差分信号线置于高阻抗状态即高-z状态。

12.根据权利要求11所述的方法，其中所述差分信号线将嵌入式通用串行总线2发射器即eUSB2发射器耦合到eUSB2接收器。

13.根据权利要求12所述的方法，其中所述差分信号线的长度足以在所述eUSB2发射器与所述eUSB2接收器之间的所述差分信号线中引起非零传播延迟。

14.根据权利要求11所述的方法，其中将所述差分信号线驱动为低包括通过具有约40欧姆的电阻的路径将所述差分信号线耦合到接地电势。

15.根据权利要求11所述的方法，其中将所述差分信号线置于所述高-z状态包括通过具有约7千欧的电阻的路径将所述差分信号线耦合到接地电势。