[发明专利]具有深沟槽隔离及沟槽电容器的半导体装置

说明书

本发明揭示一种半导体装置(100)，其具有隔离结构(120)及沟槽电容器(130)，所述隔离结构(120)及所述沟槽电容器(130)各自使用单个抗蚀剂掩模蚀刻不同宽度及不同深度的对应第一及第二沟槽(121、131)来形成，并且具有形成于沟槽侧壁上的电介质衬层(121、131)及填充所述沟槽(121、131)的多晶硅(126、136)及环绕所述沟槽(121、131)的深掺杂区域(122、132)，包含金属化结构(154、156)的将所述隔离结构沟槽(121)的所述多晶硅(126)连接到所述深掺杂区域(122)以形成隔离结构(120)的导电特征(160、162)。

技术领域

本描述涉及具有隔离结构及电容器的半导体装置。

背景技术

隔离结构在集成电路中用于提供一或多个晶体管或其它电路组件的电隔离有源区域，且允许在单个IC上使用不同电力供应域(例如高及低电压电路)。一种形式的隔离结构是深沟槽隔离。深沟槽还用于在集成电路中形成沟槽电容器。一些半导体装置制造过程单独制造沟槽隔离及沟槽电容器，从而需要单独掩盖及其它过程步骤且增加成本及过程复杂性。

发明内容

本发明内容介绍下文将进一步说明及描述且不限制所主张标的物的范围的概念。所描述的方面包含半导体装置及其制造方法。实例半导体装置包含使用单个抗蚀剂掩模蚀刻对应第一及第二沟槽来形成的隔离结构及沟槽电容器。在一个实例中，所述沟槽包含形成于沟槽侧壁上的电介质衬层，且用多晶硅填充。深掺杂区域围绕所述沟槽延伸。在一个实例中，所述沟槽及所述深掺杂区域从半导体表面层延伸到半导体结构的掩埋层。金属化结构的导电特征将所述隔离沟槽的所述多晶硅连接到所述深掺杂区域以形成隔离结构。所述金属化结构的第二导电特征连接到所述电容器沟槽的所述多晶硅以形成第一电容器极板，且所述金属化结构的另外导电特征围绕所述电容器沟槽连接到所述深掺杂区域以形成第二电容器极板。在一个实例中，隔离沟槽宽度不同于电容器沟槽宽度。在一个实例中，所述隔离及电容器沟槽具有不同深度。在一个实例中，所述沟槽包含多层电介质衬层，例如氧化物、氮化物及氧化物(ONO)子层。在一个实例中，电容器包含由所述第二深掺杂区域环绕且个别地包含对应电介质侧壁衬层及多晶硅填料的多个沟槽。在特定实例中，所述沟槽多晶硅被掺杂。一个实例还包含在所述半导体表面层中沿着所述深掺杂区域内的所述隔离沟槽的侧延伸的浅植入区域。

描述一种用于制造半导体装置中的隔离结构的方法。实例方法包含：在半导体结构中形成沟槽；形成环绕所述沟槽的深掺杂区域；在所述沟槽的侧壁上形成电介质；用多晶硅填充所述沟槽；及形成金属化结构的将所述多晶硅连接到所述深掺杂区域以形成隔离结构的导电特征。在一个实例中，通过在所述沟槽的所述侧壁上沉积第一氧化物层、在所述第一氧化物层上沉积氮化物层及在所述氮化物层上沉积第二氧化物层来形成所述电介质作为多层电介质衬层。在一个实例中，所述方法进一步包含沿着所述深掺杂区域内的所述沟槽的侧形成浅植入区域。