[发明专利]用于图案化应用的高密度碳膜

说明书

本公开的实施例总体上涉及用于图案化应用的高透明、高密度的碳膜的沉积。在一个实施例中，提供一种在基板上形成碳膜的方法。所述方法包括：使含碳氢化合物的气体混合物流入工艺腔室中，所述工艺腔室具有定位在静电吸盘上的基板，其中将基板保持在约‑10℃至约20℃的温度和约0.5毫托至约10托的腔室压力；以及通过将第一RF偏压施加至静电吸盘来生成等离子体，以在基板上沉积含有约60％或更多的杂化sp³原子的类金刚石碳膜，其中所述第一RF偏压是以约1800瓦至约2200瓦的功率和约40MHz至约162MHz的频率提供。

背景技术

技术领域

本公开的实施例总体上涉及集成电路的制造。更具体而言，本文描述的实施例提供用于图案化应用的高密度碳膜的沉积的技术。

相关技术说明

集成电路已经发展成为复杂器件，所述器件可在单个芯片上包括数百万个晶体管、电容器和电阻器。芯片设计的发展持续需要更快的电路系统和更大的电路密度。针对具有更大电路密度的更快电路的需求对集成电路部件制造中所使用的工艺序列提出了相应的要求。例如，在使用常规光刻技术的工艺序列中，在设置在基板上的材料层的堆叠之上形成能量敏感的抗蚀剂层。将能量敏感的抗蚀剂层暴露于图案的影像以形成光致抗蚀剂(photoresist)掩模。此后，使用蚀刻工艺将掩模图案转移到堆叠的一个或多个材料层。

随着图案尺寸减小，能量敏感的抗蚀剂的厚度相应地减小，以便控制图案的分辨率。由于化学蚀刻剂的侵蚀，此类薄抗蚀剂层可能不足以在图案转移操作期间掩盖下面的材料层。因为硬掩模对化学蚀刻剂有更大的抵抗力，所以通常在能量敏感抗蚀剂层与下面的材料层之间使用硬掩模以促进图案转移。随着临界尺寸(CD)减小，当前的硬掩模材料欠缺相对于下面的材料(例如，氧化物和氮化物)的期望的蚀刻选择性并且通常难以沉积。

因此，在本领域中需要改进的硬掩模层和用于沉积改进的硬掩模层的方法。

发明内容

本公开的实施例总体上涉及集成电路的制造。更具体而言，本文描述的实施例提供用于图案化应用的高密度膜的沉积的技术。在一个实施例中，提供一种在基板上形成碳膜的方法。所述方法包括：使含碳氢化合物的气体混合物流入具有定位在静电吸盘上的基板的工艺腔室中，其中基板保持在约-10℃至约20℃的温度和约0.5毫托至约10托的腔室压力；以及通过将第一RF偏压施加至静电吸盘来生成等离子体，以在基板上沉积含有约60％或更多的杂化(hybridized)sp³原子的类金刚石碳膜，其中第一RF偏压是以针对300mm基板的约1800瓦至约2200瓦的功率和约40MHz至约162MHz的频率提供。

在另一实施例中，所述方法包括：使含碳氢化合物的气体混合物流入具有定位在静电吸盘上的基板的工艺腔室的处理空间；以及通过将第一RF偏压施加至静电吸盘以及将第二RF偏压施加至设置在静电吸盘上方且相对的电极来生成等离子体，以在基板上沉积类金刚石碳膜，其中第一RF偏压是以约13.56MHz或更低的频率提供，并且第二RF偏压是以约40MHz或更高的频率提供，并且基板保持在约-10℃至约20℃的温度和约0.5毫托至约10托的腔室压力。

在又另一实施例中，所述方法包括：使含碳氢化合物的气体混合物流入具有定位在静电吸盘上的基板的工艺腔室的处理空间中，其中基板保持在约5毫托之间的压力，并且其中含碳氢化合物的气体混合物包括乙炔(C₂H₂)；通过将第一RF偏压施加至静电吸盘来在基板水平(level)处生成等离子体，以在基板上沉积类金刚石碳膜，其中第一RF偏压是以在约2000瓦之间的功率和约60MHz的频率提供；在类金刚石碳膜之上形成图案化的光致抗蚀剂层；以对应于所图案化的光致抗蚀剂层的图案来蚀刻类金刚石碳膜；使图案蚀刻到基板中；以及将材料沉积至类金刚石碳膜的所蚀刻的部分中。

附图说明