[发明专利]多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路

说明书

公开了多位并行逐次逼近寄存器(SAR)模数转换器(ADC)电路。一方面，多位并行SAR ADC电路包括多个SAR控制器电路，每个SAR控制器电路包括SAR寄存器电路。每个SAR寄存器电路接收和存储对应数字位，数字位基于模拟输入信号和对应的数模转换器(DAC)模拟信号的比较。每个SAR寄存器电路还基于数字位提供对应数字信号。DAC电路接收参考电压，并且使用参考电压和由SAR控制器电路生成的数字信号的子集，来生成多个DAC模拟信号。比较电路生成与每个SAR控制器电路相对应的数字位，其中多个数字位是并行生成的。每个数字位共同形成模拟输入信号的数字表示。

相关申请的交叉引用

本专利申请要求于2018年8月27日提交的标题为“MULTIPLE-BIT PARALLELSUCCESSIVE APPROXIMATION REGISTER(SAR)ANALOG-TO-DIGITAL CONVERTER(ADC)CIRCUITS”的申请号为16/113,720的申请的优先权，该申请被受让给本申请的受让人并且在此通过引用明确地并入本文。

技术领域

本公开的技术总体上涉及模数转换器(ADC)电路，并且具体地涉及逐次逼近寄存器(SAR)ADC电路。

背景技术

基于处理器的系统采用对与执行各种功能相关的信号进行的模数转换。实现这种模数转换的一种方法是使用逐次逼近寄存器(SAR)模数转换器(ADC)电路。对SAR ADC电路的操作涉及在转换过程中对模拟输入信号与一系列生成的模拟信号进行连续比较。SARADC电路使用模拟输入信号与一系列生成的模拟信号的每次比较的结果来生成数字信号的最终值。

例如，在SAR ADC电路中，为了将模拟输入信号转换为数字输出信号，在转换过程中，在时钟信号的第一时钟周期期间，将数字信号的每个位初始设置为逻辑低“0”值。当在转换过程中仍处于时钟信号的第一周期时，SAR ADC电路将数字信号的最高有效位设置为逻辑高“1”值，但将数字信号的所有其余位保持为逻辑低“0”值。SAR ADC电路将更新后的数字信号转换为生成的模拟信号，并且将模拟输入信号与所生成的模拟信号进行比较。如果所生成的模拟信号的电压大于模拟输入信号的电压，则SAR ADC电路将最高有效位从逻辑高“1”值改为逻辑低“0”值。相反，如果所生成的模拟信号的电压小于模拟输入信号的电压，则SAR ADC电路将最高有效位保持设置为逻辑高“1”值。SAR ADC电路在转换过程的每个对应周期内以这种方式逐次设置数字信号的每个位并且将对应的生成的模拟信号与模拟输入信号进行比较。因此，在转换过程中在时钟信号的最后周期之后，由SAR ADC电路生成的数字信号是模拟输入信号的数字表示。

在这点上，常规SAR ADC电路具有与数字输出信号的位数相关的转换时间。然而，由于常规SAR ADC电路被设计为生成具有更多位数的数字输出信号，所以常规SAR ADC电路中采用的电路元件的数目以及相关转换时间都增加了。因此，随着数字输出信号中的位数的增加，减少或避免转换时间的增加将是有利的。

发明内容