[发明专利]用于冗余处理器错误检测的设备、系统和过程

说明书

简要地，公开了示例方法、装置和/或制品，所述示例方法、装置和/或制品可以被整个地或部分地实现，以至少部分地基于由多个处理核心中的至少两个处理核心生成的输出信号的观察结果来确定包括所述多个处理核心的多处理核心锁步计算设备中的潜在错误的指标。内置自测试(BIST)程序然后可以至少部分地基于所确定的指标。

技术领域

本公开总体上涉及在锁步处理系统中检测错误并从错误中恢复。

背景技术

锁步计算系统可以包括并行地执行同一操作集的多个容错计算机系统。这种冗余可以允许实现可靠的错误检测和错误校正。例如，可以比较得自来自不同计算设备的锁步操作的输出以确定是否已发生故障。为了在锁步中执行，多个计算设备可以被配置为从一种定义明确的状态进行到后续定义明确的状态。

附图说明

要求保护的主题在说明书的结论部分中被特别指出并且清楚地要求保护。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过参考与附图一起阅读的以下详细描述更好地理解主题，在附图中：

图1是图示了根据实施例的在计算系统中发生故障之后的事件的序列的定时图；

图2A和图2B是根据实施例的锁步处理系统的示意图；

图3是根据实施例的多核心计算系统的中央处理单元(CPU)或处理核心的示意图；

图4是根据实施例的用于在多核心锁步处理系统中表征错误的过程的流程图；

图5和图6是图示了根据实施例的用于在多核心锁步计算系统中确定潜在错误的指标的示例计算环境的实施方式的示意图；

图7是图示了根据实施例的可能的错误的分类的示意图；

图8是图示了根据实施例的可能的错误的分类的示意图；

图9A和图9B示出了标绘根据实施例的在多核心锁步处理系统的特定可测试单元处起源的软错误的发生次数的直方图；

图10A和图10B示出了标绘根据实施例的在多核心锁步处理系统的特定可测试单元处起源的硬错误的发生次数的直方图；以及

图11A和图11B是根据实施例的将硬错误和软错误准确地标识为错误状况的来源的概率的线图。

具体实施例

在以下详细描述中参考形成其一部分的附图，其中相似的标号可以自始至终标明相似的部分，这些部分是对应的和/或类似的。应领会，例如为了图示的简单和/或清楚，图示不一定按比例绘制。例如，一些方面的尺寸可以相对于其他方面的尺寸被放大。进一步地，应当理解，可以利用其他实施例。此外，在不脱离要求保护的主题的情况下，可以做出结构和/或其他变化。在整个说明书中对“要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分所涵盖的主题，而不一定旨在是指完整权利要求集，是指权利要求集(例如，方法权利要求、装置权利要求等)的特定组合，或者是指特定权利要求。也应该注意，方向和/或基准，例如，诸如向上、向下、顶部、底部等，可以用于促进附图的讨论，而不旨在限制要求保护的主题的应用。因此，以下详细描述不应被视为限制要求保护的主题和/或等同物。