[发明专利]具有可选DC阻断电路的正逻辑开关

权利要求书

1.一种FET开关的堆叠，至少一个FET开关需要负V_GS来关断并且被配置成不需要负电力供应，所述至少一个FET开关在至少一端串联耦接至端盖FET，所述端盖FET在这样的端盖FET的V_GS基本上为零伏时关断。

2.一种FET开关的堆叠，包括至少一个正逻辑FET，所述至少一个正逻辑FET需要负V_GS来关断并且被配置成不需要负电力供应，所述至少一个正逻辑FET在至少一端串联耦接至端盖FET，所述端盖FET在这样的端盖FET的V_GS基本上为零伏时关断。

3.一种FET开关堆叠，包括：

(a)一个或更多个正逻辑FET，所述一个或更多个正逻辑FET需要负V_GS来关断并且被配置成不需要负电力供应；以及

(b)第一端盖FET，所述第一端盖FET在所述第一端盖FET的V_GS基本上为零伏时关断，所述第一端盖FET串联耦接至所述一个或更多个串联耦接的正逻辑FET的第一端。

4.根据权利要求3所述的发明，还包括第二端盖FET，所述第二端盖FET在所述第二端盖FET的V_GS基本上为零伏时关断，所述第二端盖FET串联耦接至所述一个或更多个串联耦接的正逻辑FET的第二端。

5.根据权利要求1、2或3所述的发明，还包括至少一个附加FET，所述至少一个附加FET在所述附加FET的V_GS基本上为零伏时关断，所述至少一个附加FET串联耦接至所述FET开关堆叠。

6.根据权利要求1、2或3所述的发明，其中，每个端盖FET在处于关断状态时用作DC阻断电容器，而在处于导通状态时用作电阻性信号路径。

7.根据权利要求1、2或3所述的发明，还包括至少一个电容器，所述至少一个电容器耦接在对应的端盖FET的源极与漏极之间。

8.根据权利要求1、2或3所述的发明，还包括栅极偏置电阻器梯，所述栅极偏置电阻器梯包括多个串联耦接的电阻器，所述栅极偏置电阻器梯被配置成耦接至栅极偏置电压，其中，每个电阻器耦接至对应的相邻FET的各自的栅极。

9.根据权利要求8所述的发明，还包括耦接在所述栅极偏置电阻器梯与参考电位之间的电容器。

10.根据权利要求8所述的发明，还包括AC耦接栅极模块，所述AC耦接栅极模块耦接至所述栅极偏置电阻器梯的至少一端，并且所述AC耦接栅极模块被配置成耦接至射频电压源。

11.根据权利要求10所述的发明，其中，所述AC耦接栅极模块包括电容器或串联耦接至电阻器的电容器中的一个。

12.根据权利要求1、2或3所述的发明，还包括体电荷控制电阻器梯，所述体电荷控制电阻器梯包括多个电阻器，所述体电荷控制电阻器梯被配置成耦接至体偏置电压，其中，每个电阻器耦接至至少一个对应FET的体。

13.根据权利要求12所述的发明，还包括耦接在所述体电荷控制电阻器梯与参考电位之间的电容器。

14.根据权利要求12所述的发明，还包括AC耦接体模块，所述AC耦接体模块耦接至所述体电荷控制电阻器梯的至少一端并且被配置成耦接至射频电压源。

15.根据权利要求14所述的发明，其中，所述AC耦接体模块包括电容器或串联耦接至电阻器的电容器中的一个。