[发明专利]内部写入均衡电路系统

说明书

系统及方法包含捕获电路系统，其经配置以使用来自主机装置的数据选通信号从所述主机装置捕获写入信号及输出所述写入信号的一或多个捕获指示。计算电路系统经配置以接收所述数据选通信号、接收所述一或多个捕获指示及确定所述数据选通信号的第一边缘与所述一或多个捕获指示的接收之间的延迟。所述系统及方法还包含传输及控制电路系统，其经配置以在至少部分基于所述延迟的时间发出后续写入信号。

技术领域

本发明的实施例大体上涉及半导体装置领域。更明确来说，本发明的实施例涉及使用存储器装置中的内部写入均衡内部地确定何时发出内部写入信号。

背景技术

半导体装置(例如，存储器装置)利用具有数据信号、数据选通及/或其它信号的相位移位的时序来执行操作。数据选通用于捕获数据。为了保证数据选通信号经适当地定时以捕获数据信号输入，写入均衡可用于调整数据选通信号的时序以保证数据信号被适当地捕获。

本发明的实施例可涉及上文陈述的问题中的一或多者。

附图说明

图1是说明根据本发明的实施例的具有内部写入信号(IWS)电路系统的存储器装置的特定特征的简化框图；

图2是根据实施例的包含计算电路系统、传输及控制电路系统及捕获电路系统的图1的IWS电路系统的框图；

图3是根据实施例的图2的计算电路系统的示意图；

图4是根据实施例的图2的传输及控制电路系统的示意图；

图5是根据实施例的包含第一及第二锁存电路系统的图2的捕获电路系统的示意图；

图6是根据实施例的图5的锁存电路系统的第一锁存电路系统的示意图；

图7是根据实施例的图5的锁存电路系统的第二锁存电路系统的示意图；及

图8是根据实施例的可由IWS电路系统使用的过程的流程图。

具体实施方式

下文将描述一或多个特定实施例。为了提供这些实施例的简洁描述，本说明书中未描述实际实施方案的所有特征。应了解，在任何此实际实施方案的开发中，如在任何工程或设计项目中，必须做出众多实施方案特定决策以实现开发者的特定目标，例如符合系统相关及商业相关约束，其可因实施方案而异。此外，应了解，此开发努力可能是复杂且耗时的，但对于受益于本发明的所属领域的一般技术人员来说仍是设计及制造(fabrication/manufacture)的例行任务。

如先前提及，为了保证数据选通(DQS)信号经适当地定时以捕获数据信号(DQ)，写入均衡可用于调整DQS信号。在写入均衡期间，DQS信号由控制器按cas写入延时(CWL)计数驱动，而在正常写入操作期间，DQS信号可以具有长的前导时间来避免DQS的第一上升边缘所定位之处的混乱。在一些实施例中，在时钟变化期间，及/或由于系统级决策(例如，当计时上发生太多变化且计时被复位时)，在存储器装置加电时可采用写入均衡。写入均衡可被分类为外部写入均衡及/或内部写入均衡。外部写入均衡包含将信号发送回到主机装置，从而告知主机装置DQS信号是否能够用于捕获DQ信号。如果DQS信号不能实现DQ信号的适当捕获，那么主机装置可使DQS信号移位直到DQS信号能够捕获DQ信号。