[发明专利]内部写入均衡电路系统

权利要求书

1.一种存储器装置，其包括：

捕获电路系统，其经配置以：

使用来自主机装置的数据选通信号从所述主机装置捕获写入信号；及

输出所述写入信号的一或多个捕获指示，其中所述捕获电路系统包括两个捕获路径，其各自经配置以在所述写入信号经捕获于对应的所述捕获路径中时输出捕获指示；

计算电路系统，其经配置以：

接收所述数据选通信号；

接收所述一或多个捕获指示；及

确定所述数据选通信号的第一边缘与所述一或多个捕获指示的接收之间的延迟；及

传输及控制电路系统，其经配置以在至少部分基于所述延迟的时间发出后续写入信号。

2.根据权利要求1所述的存储器装置，其中所述传输及控制电路系统包括动态随机存取存储器DRAM控制电路系统，其经配置以至少部分基于所述延迟及所述存储器装置的cas写入延时CWL发出所述后续写入信号。

3.根据权利要求2所述的存储器装置，其中所述传输及控制电路系统经配置以在对应于所述CWL减去所述延迟的数个循环之后发出所述后续写入信号。

4.根据权利要求1所述的存储器装置，其中所述捕获电路系统包括输入缓冲器，其接收所述数据选通信号及根据所述数据选通信号输出正及负输出。

5.根据权利要求4所述的存储器装置，其中所述两个捕获路径的第一捕获路径经配置以使用所述输入缓冲器的所述正输出捕获所述写入信号，且所述两个捕获路径的第二捕获路径经配置以使用所述输入缓冲器的所述负输出捕获所述写入信号。

6.根据权利要求1所述的存储器装置，其中所述计算电路系统包括两个计数器，其各自对应于相应捕获路径。

7.根据权利要求6所述的存储器装置，其中所述传输及控制电路系统经配置以从所述两个计数器中的每一者接收值，及在来自所述两个计数器的两个值相等时将所述两个值设置为所述延迟。

8.根据权利要求6所述的存储器装置，其中所述传输及控制电路系统经配置以从所述两个计数器中的每一者接收值，及在所述两个值不相等时将所述延迟设置为所述两个值中的较低值减去半个循环。

9.一种由存储器装置使用的方法，其包括：

在所述存储器装置处从控制器接收数据选通DQS信号；

在所述存储器装置处从所述控制器接收写入信号；

基于所述写入信号在所述存储器装置的cas写入延时CWL下发出内部写入信号；

使用捕获电路系统捕获所述写入信号；

确定所述内部写入信号是否比所述DQS信号的第一边缘更晚到达；

当所述内部写入信号比所述DQS信号的所述第一边缘更晚到达时，确定所述DQS信号的所述第一边缘与所述内部写入信号之间的循环的数目，其中确定所述DQS信号的所述第一边缘与所述内部写入信号之间的循环的所述数目包括经由两个不同计数器接收两个不同数目；及

针对后续写入操作，在所述CWL减去所述循环数目下发出所述内部写入信号。

10.根据权利要求9所述的方法，其中作为所述存储器装置与所述控制器之间的写入均衡操作的部分接收所述写入信号。

11.根据权利要求10所述的方法，其中在所述存储器装置启动之后起始所述写入均衡操作。

12.根据权利要求9所述的方法，其中确定所述内部写入信号是否比所述DQS信号的所述第一边缘更晚到达，及确定所述DQS信号的所述第一边缘与所述内部写入信号之间的循环的所述数目完全在所述存储器装置内执行。

13.根据权利要求9所述的方法，其包括将所述数目设置到所述两个不同数目中的较小值减去0.5个循环。