[发明专利]用于确定在晶片上所检测到的缺陷位于上面的层的系统

说明书

本发明提供用于确定在晶片上所检测到的缺陷位于上面的层的方法及系统。一种方法包含：通过以第一入射角及第二入射角将光引导到晶片而检测所述晶片上的缺陷；及基于与所述缺陷对应的输出而确定所述缺陷在所述晶片上的位置。对于在针对在所述光以所述第一角及所述第二角经引导到所述晶片的情况下照射于所述晶片上的一个光点而产生的所述输出中所检测到的所述缺陷中的一者，所述方法包含将基于在所述光以所述第一角及所述第二角经引导到所述晶片上的所述一个光点的情况下产生的所述输出而确定的所述缺陷中的所述一者的所述位置进行比较。所述方法进一步包含基于所述比较的结果而确定所述缺陷中的所述一者位于上面的所述晶片的层。

技术领域

本发明一般来说涉及用于通过倾斜照射的前层扰乱减少的方法及系统。某些实施例涉及用于确定在晶片上所检测到的缺陷位于上面的层的方法及系统。

背景技术

以下说明及实例并不由于其包含于此章节中而被认为是现有技术。

可使用例如电子设计自动化(EDA)、计算机辅助设计(CAD)及其它集成电路(IC)设计软件的方法或系统来开发IC设计。此些方法及系统可用于从IC设计产生电路图案数据库。电路图案数据库包含表示IC的各种层的多个布局的数据。电路图案数据库中的数据可用于确定多个光罩的布局。光罩的布局通常包含界定所述光罩上的图案中的特征的多个多边形。每一光罩用于制作IC的各种层中的一者。IC的层可包含(举例来说)半导体衬底中的结图案、栅极电介质图案、栅极电极图案、层间电介质中的接触图案及金属化层上的互连图案。

制作例如逻辑及存储器装置的半导体装置通常包含使用大量半导体制作过程来处理例如半导体晶片的衬底以形成半导体装置的各种特征及多个层级。举例来说，光刻是涉及将图案从光罩转印到布置于半导体晶片上的抗蚀剂的半导体制作过程。半导体制作过程的额外实例包含但不限于化学机械抛光(CMP)、蚀刻、沉积及离子植入。可将多个半导体装置制作于单个半导体晶片上的布置中且然后将其分离成个别半导体装置。

在半导体制造过程期间在各种步骤处使用检验过程来检测晶片上的缺陷以促进在制造过程中的较高合格率及因此较高利润。检验始终是制作例如IC的半导体装置的重要部分。然而，随着半导体装置的尺寸减小，检验对可接受半导体装置的成功制造变得甚至更加重要，这是因为较小缺陷可导致装置出故障。

然而，随着设计规则缩小，半导体制造过程可更接近于对所述过程的性能能力的限制而操作。另外，随着设计规则缩小，较小缺陷可对装置的电参数具有影响，这驱动更敏感检验。因此，随着设计规则缩小，通过检验所检测到的潜在合格率相关缺陷的族群显著地增长，且通过检验所检测到的扰乱缺陷的族群也显著地增加。因此，可在晶片上检测到愈来愈多的缺陷，且校正所述过程以消除所有缺陷可为困难且昂贵的。

因此，将扰乱缺陷与用户在意的缺陷分开对于提供有用检验结果是重要的。针对光学检验的一个尤其有问题扰乱缺陷源是起源于除正在检验的一个层以外的层上而检测到的缺陷。举例来说，正在检验的层(即，当前层)可形成于一或多个其它层的顶部上。那些一或多个下伏层可具有形成于其上面或形成于那些层内的缺陷。取决于层的材料及检验工具的配置，检验工具可检测到在当前层下面的那些缺陷。然而，那些先前层缺陷可不受用户关注。替代地，用户可仅在意当前层缺陷。

因此，准确地识别当前层缺陷及先前层缺陷且将当前层缺陷与先前层缺陷分开是重要的。执行先前层缺陷减少的一种方式是使用数个基于缺陷源分析的技术中的一者。举例来说，可将在检验层之前的层上所检测到的所有缺陷基于其图像及/或坐标而减去。用于将当前层缺陷与先前层缺陷分开的另一选项是基于属性的分格及/或调谐。可在扰乱及所关注缺陷(DOI)的片块图像看起来彼此不同时执行此分格及/或调谐。

然而，当前可用方法及系统存在若干个缺点。举例来说，对于基于缺陷源分析的技术，必须在前层处执行扫描，这需要在一个额外检验步骤处检验晶片(这也许是不可能的或也许是太耗时的)。在另一实例中，在基于属性的分格及/或调谐中，此方法在DOI及扰乱的片块图像看起来相同时将不起作用。