[发明专利]命令/地址通道错误检测

权利要求书

1.一种存储器组件，包括：

第一接口，用以从控制器接收激活命令、访问命令和相关联的地址信息，所述激活命令与第一存储体地址值和行地址值相关联，所述访问命令与第二存储体地址值和列地址值相关联，

第二接口，用以与所述控制器传输与所述访问命令相关联的数据；

错误检测代码(EDC)计算电路系统，用以基于所述第一存储体地址值和所述行地址值来计算第一EDC值，并且用以基于所述第二存储体地址值和所述列地址值来计算第二EDC值，并且用以基于经由所述第二接口而被传输的数据来计算第三EDC值；

用以将所述第二存储体地址值与所存储的激活命令信息相关联的电路系统，所存储的所述激活命令信息将基于所述行地址；

代码组合电路系统，用以基于所述第一EDC值、所述第二EDC值和所述第三EDC值来计算第四EDC值；

第三接口，用以传送错误检测信息，所述错误检测信息将包括所述第四EDC值。

2.根据权利要求1所述的存储器组件，其中所存储的所述激活命令信息包括所述第一EDC值。

3.根据权利要求1所述的存储器组件，其中所存储的所述激活命令信息包括所述行地址值。

4.根据权利要求1所述的存储器组件，其中至少部分地基于所述存储器组件处于第一模式，所述错误检测信息将包括所述第四EDC值，并且至少部分地基于所述存储器组件处于第二模式，所述错误检测信息将包括所述第三EDC值。

5.根据权利要求1所述的存储器组件，其中所述访问命令对应于读取操作，并且经由所述第二接口而被传输的所述数据将从所述存储器组件的存储体中被取回，并且将被传送给所述控制器。

6.根据权利要求1所述的存储器组件，其中所述访问命令对应于写入操作，并且经由所述第二接口而被传输的所述数据将从所述控制器被接收，并且被存储在所述存储器组件的存储体中。

7.根据权利要求1所述的存储器组件，其中所述EDC计算电路系统基于EDC编码方案来生成EDC值，所述EDC编码方案是线性函数。

8.一种存储器组件，包括：

第一接口，用以从控制器接收激活命令、写入命令以及相关联的地址信息，所述激活命令与第一存储体地址值和行地址值相关联，所述写入命令与第二存储体地址值和列地址值相关联，

第二接口，用以从所述控制器接收与所述写入命令相关联的数据；

错误检测代码(EDC)计算电路系统，用以基于所述第一存储体地址值和所述行地址值来计算第一EDC值，并且基于所述第二存储体地址值和所述列地址值来计算第二EDC值，并且基于与所述写入命令相关联的所述数据来计算第三EDC值；

用以将所述第二存储体地址值与所存储的激活命令信息相关联的电路系统，所存储的所述激活命令信息将基于所述行地址值；

代码组合电路系统，用以基于所述第一EDC值、所述第二EDC值和所述第三EDC值来计算第四EDC值；

第三接口，用以从所述控制器接收与所述写入命令相对应的错误检测信息；以及

错误检测电路系统，用以基于所述第四EDC值以及从所述控制器接收的所述错误检测信息，确定错误是否已发生。

9.根据权利要求8所述的存储器组件，其中所存储的所述激活命令信息包括所述第一EDC值。

10.根据权利要求8所述的存储器组件，其中所存储的所述激活命令信息包括所述行地址值。

11.根据权利要求8所述的存储器组件，其中至少部分地基于所述存储器组件处于第一模式，所述第三接口将从所述控制器接收与所述写入命令相对应的所述错误检测信息，并且至少部分地基于所述存储器组件处于第二模式，所述第三接口将传送由所述存储器组件所计算的错误检测信息，由所述存储器组件所计算的所述错误检测信息将包括所述第三EDC值。