[发明专利]半导体装置

权利要求书

1.一种半导体装置，其特征在于，

该半导体装置包含：

多个第1信号输出电路，其具有第1晶体管和第2晶体管，输出所述第1晶体管与所述第2晶体管的连接点的电压，所述第1晶体管和所述第2晶体管串联连接在提供第1电压的信号线与提供比所述第1电压低的第2电压的信号线之间，并且各自的栅极被提供规定的电压；以及

多个第2信号输出电路，其具有第3晶体管和第4晶体管，输出所述第3晶体管与所述第4晶体管的连接点的电压，所述第3晶体管和所述第4晶体管串联连接在提供所述第1电压的信号线与提供所述第2电压的信号线之间，并且各自的栅极被提供规定的电压，所述第3晶体管与所述第1晶体管布局相同但特性不同，所述第4晶体管与所述第2晶体管布局相同但特性不同。

2.根据权利要求1所述的半导体装置，其特征在于，

所述第1晶体管和所述第3晶体管与提供所述第1电压的信号线连接，所述第1晶体管的阈值电压与所述第3晶体管的阈值电压不同，所述第2晶体管的阈值电压与所述第4晶体管的阈值电压不同。

3.根据权利要求2所述的半导体装置，其特征在于，

所述第1电压是电源电压，

所述第2电压是基准电压，

所述半导体装置包含：

所述第1信号输出电路，在该第1信号输出电路中，所述第1晶体管的阈值电压比所述电源电压高，所述第1晶体管和所述第2晶体管是栅极与提供所述第1电压的信号线连接的N型晶体管；以及

所述第2信号输出电路，在该第2信号输出电路中，所述第4晶体管的阈值电压比所述电源电压高，所述第3晶体管和所述第4晶体管是栅极与提供所述第1电压的信号线连接的N型晶体管。

4.根据权利要求2或3所述的半导体装置，其特征在于，

所述半导体装置具有以二极管的方式连接在提供所述第1电压的信号线与提供第3电压的信号线之间的N型晶体管，

所述第1晶体管和所述第2晶体管串联连接在提供所述第3电压的信号线与提供所述第2电压的信号线之间，

所述第3晶体管和所述第4晶体管串联连接在提供所述第3电压的信号线与提供所述第2电压的信号线之间。

5.根据权利要求2至4中的任意一项所述的半导体装置，其特征在于，

所述第1电压是电源电压，

所述第2电压是基准电压，

所述半导体装置包含：

所述第1信号输出电路，在该第1信号输出电路中，所述第1晶体管的阈值电压比(所述第2电压-所述第1电压)的值低，所述第1晶体管和所述第2晶体管是栅极与提供所述第2电压的信号线连接的P型晶体管；以及

所述第2信号输出电路，在该第2信号输出电路中，所述第4晶体管的阈值电压比(所述第2电压-所述第1电压)的值低，所述第3晶体管和所述第4晶体管是栅极与提供所述第2电压的信号线连接的P型晶体管。

6.根据权利要求2至5中的任意一项所述的半导体装置，其特征在于，

所述半导体装置包含：

所述第1信号输出电路，在该第1信号输出电路中，所述第1晶体管和所述第2晶体管分别以二极管的方式连接；以及

所述第2信号输出电路，在该第2信号输出电路中，所述第3晶体管和所述第4晶体管分别以二极管的方式连接。

7.根据权利要求2至6中的任意一项所述的半导体装置，其特征在于，

所述半导体装置包含：

所述第1信号输出电路，在该第1信号输出电路中，所述第1晶体管为耗尽型，所述第2晶体管为增强型；以及

所述第2信号输出电路，在该第2信号输出电路中，所述第3晶体管为增强型，所述第4晶体管为耗尽型。

8.根据权利要求2至7中的任意一项所述的半导体装置，其特征在于，

所述半导体装置包含：

所述第1信号输出电路，在该第1信号输出电路中，所述第1晶体管是高耐压晶体管，所述第2晶体管是耐压比所述第1晶体管的耐压低的低耐压晶体管；以及

所述第2信号输出电路，在该第2信号输出电路中，所述第3晶体管是所述低耐压晶体管，所述第4晶体管是所述高耐压晶体管。