[发明专利]用于抵抗交叉特权线性探查的系统、方法和装置

说明书

描述了用于抵抗交叉特权线性访问的系统、方法和装置。例如，描述了装置的实现方式，该装置包括用于存储当前特权级别的特权级别存储和耦合至特权级别存储的地址检查电路，其中地址检查电路用于基于对当前特权级别和与指令相关联的线性地址的最高有效位的比较来判定线性地址是否被允许访问装置的线性地址空间的分区。

技术领域

本发明的领域一般涉及计算机处理器架构，并且更具体地涉及试图保护管理程序和用户地址空间。

背景技术

已经开发了多种利用技术来破坏内核地址空间布局随机化(KASLR)，这允许攻击者通过绕过随机化来制作定制的有效载荷。这些技术依赖于以下属性：1)基于用户/管理程序许可的错误所需的页表走查；2)对来自用户空间的管理程序代码/数据的推测性访问仍将导致页走查，但是由于该访问是推测性的并且错误从未被传递，因此不会通知操作系统；以及3)某些指令(如软件预取指令和高速缓存行降级(例如，CLDEMOTE))从不传递错误，而是在错误时被静默地丢弃。

附图说明

在所附附图中以示例方式而非限制方式来图示本发明，在附图中，类似的附图标记指示类似的要素，其中：

图1图示分割线性地址空间以及可以被停止的对这些分区的访问的类型的实施例；

图2图示分割线性地址空间以及可以被停止的对这些分区的访问的类型的实施例；

图3图示支持KTP的处理器核的电路的实施例；

图4图示地址生成电路的方面的实施例；

图5图示响应于线性访问指令或预取而由地址生成电路执行的方法的实施例；

图6图示探查检查单元的方面的实施例；

图7图示响应于代码取出或探查而由探查检查单元执行的方法的实施例；

图8是根据本发明的一个实施例的寄存器架构的框图；

图9是图示根据本发明的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线两者的框图；

图10A-图10B图示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其他核)；

图11是根据本发明的实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形的处理器的框图；

图12-图15是示例性计算机架构的框图；以及

图16是根据本发明的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

在下列描述中，阐述了众多具体细节。然而应理解，可在没有这些具体细节的情况下实施本发明的实施例。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。

说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可包括特定的特征、结构或特性，但是，可以不必每一个实施例都包括该特定的特征、结构或特性。而且，此类短语不必指代同一个实施例。此外，当结合实施例描述特定的特征、结构或特性时，认为结合无论是否被明确描述的其他实施例而影响此类特征、结构或特性是在本领域技术人员的知识范围之内的。

在用于解决以上问题的一些方式中，将分别的页表用于用户和管理程序空间。不幸的是，这些表的使用具有以下缺点：由于必须在内核进入/退出时切换页表以及不能在内核页表中使用全局页而存在性能开销，还存在必须维护两个页表的附加存储器开销，并且存在管理两个页表的软件开销和复杂度。此外，用户页表仍将需要具有一些管理程序映射(例如，用于蹦床页、描述符表等)，其可能允许将内核地址泄漏给用户模式。