[发明专利]用于抵抗交叉特权线性探查的系统、方法和装置

权利要求书

1.一种装置，包括：

特权级别存储，用于存储当前特权级别；

地址检查电路，耦合至所述特权级别存储，其中所述地址检查电路用于基于对所述当前特权级别和与指令相关联的线性地址的最高有效位的比较来判定是否所述线性地址被允许访问所述装置的线性地址空间的分区；以及

地址生成电路，用于当所述线性地址被允许时从所述线性地址生成物理地址。

2.如权利要求1所述的装置，其中，所述线性地址空间包括管理程序地址空间分区和用户地址空间分区。

3.如权利要求2所述的装置，其中，当所述线性地址的所述最高有效位为“1”时，所述线性地址空间分区为管理程序地址空间。

4.如权利要求2所述的装置，其中，当所述线性地址的所述最高有效位为“0”时，所述线性地址空间分区为管理程序地址空间。

5.如权利要求1-4中任一项所述的装置，进一步包括：

多个段寄存器，其中当与指令相关联的所述线性地址针对对所述多个段寄存器中的一个的访问时，所述地址检查电路用于允许所述访问。

6.如权利要求1-5中任一项所述的装置，进一步包括：

旁路范围寄存器，用于存储旁路范围，其中当与指令相关联的所述线性地址针对对所述旁路范围中的线性地址的访问时，所述地址检查电路用于允许所述访问。

7.如权利要求1-6中任一项所述的装置，其中，当对分区的访问未被允许时，所述地址检查电路用于使预取、高速缓存行降级、和推测性访问被取消。

8.如权利要求1-6中任一项所述的装置，其中，当对分区的访问未被允许时，所述地址检查电路用于生成针对非推测性访问的错误。

9.如权利要求1-6中任一项所述的装置，其中，当对分区的访问未被允许时，所述地址生成电路不用于执行转换后备缓冲器或数据高速缓存查找。

10.如权利要求1-9中任一项所述的装置，其中，所述地址检查电路进一步包括状态机，所述状态机用于被执行以判定对线性地址空间的访问是否被允许。

11.一种装置，包括：

特权级别存储，用于存储当前特权级别；以及

探查检查电路，耦合至所述特权级别存储，其中所述地址检查电路用于基于对所述当前特权级别和与探查相关联的线性地址的最高有效位的比较来判定所述线性地址是否被允许访问所述装置的线性地址空间的分区。

12.如权利要求11所述的装置，其中，所述线性地址空间包括管理程序地址空间分区和用户地址空间分区。

13.如权利要求12所述的装置，其中，当所述线性地址的所述最高有效位为“1”时，所述线性地址空间分区为管理程序地址空间。

14.如权利要求12所述的装置，其中，当所述线性地址的所述最高有效位为“0”时，所述线性地址空间分区为管理程序地址空间。

15.如权利要求11-14中任一项所述的装置，进一步包括：

多个段寄存器，其中当与所述探查相关联的所述线性地址针对对所述多个段寄存器中的一个的访问时，所述探查检查电路用于允许所述访问。

16.如权利要求11-15中任一项所述的装置，其中，当对分区的访问未被允许时，所述地址检查电路用于使推测性访问被取消。

17.如权利要求11-15中任一项所述的装置，其中，当对分区的访问未被允许时，所述探查检查电路用于生成针对非推测性访问的错误。