[发明专利]半导体装置的制造方法及半导体装置

说明书

提供一种半导体装置的制造方法，通过多个沟槽部、在2个沟槽部之间以第1深度和第1注入量注入第2导电型的掺杂剂而形成的第2导电型的接触区、以及在2个沟槽部之间与接触区在延伸方向上并排地配置的第1导电型的发射区，形成延伸方向上的长度为相邻的2个沟槽部之间的宽度以下，且延伸方向上的发射区的长度比接触区的长度大的单元，在单元的上方形成沟槽部之间的开口宽度比延伸方向上的接触区的长度小的接触孔，以比第1深度浅的第2深度和第1注入量以上的第2注入量在半导体基板的深度方向上注入第2导电型的掺杂剂而形成第2导电型的插塞区。

技术领域

本发明涉及半导体装置的制造方法及半导体装置。

背景技术

以往，已知绝缘栅双极型晶体管(IGBT)等半导体装置(例如参照专利文献1、2和3)。在这样的半导体装置中，寻求小型化和微细化。

专利文献1：日本特开2017-168829号公报

专利文献2：日本特开2016-33993号公报

专利文献3：日本特开2013-187440号公报

发明内容

技术问题

因此，在半导体装置中，期望实现小型化和微细化，并且还防止RBSOA(ReverseBias Safe Operating Area：反向偏置安全工作区)耐量降低。

技术方案

在本发明的第1方式中，提供半导体装置的制造方法。可以通过多个沟槽部、第2导电型的接触区以及第1导电型的发射区形成单元。多个沟槽部可以从半导体基板的上表面设置到半导体基板的内部且在半导体基板的上表面沿着预先确定的延伸方向延伸。第2导电型的接触区可以通过在相邻的2个沟槽部之间以第1深度和第1注入量在半导体基板的深度方向上注入第2导电型的掺杂剂而形成。第1导电型的发射区可以在相邻的2个沟槽部之间与接触区在延伸方向上并排地配置且在半导体基板的上表面露出。单元可以是上述的延伸方向上的长度为相邻的2个沟槽部之间的宽度以下，且延伸方向上的发射区的长度比接触区的长度大。在单元的上方可以形成沟槽部之间的开口宽度比上述的延伸方向上的接触区的长度小的接触孔。在半导体装置的制造方法中，可以以比第1深度浅的第2深度和第1注入量以上的第2注入量在半导体基板的深度方向上注入第2导电型的掺杂剂而形成第2导电型的插塞区。

可以以使单元的延伸方向上的长度为3.2μm以下的方式形成单元。

可以以使沟槽部之间的接触孔的开口宽度为1.0μm以下的方式形成接触孔。

可以以使沟槽部之间的接触孔的开口宽度比沟槽部的宽度小的方式形成接触孔和沟槽部。

可以以使沟槽部之间的接触孔的开口宽度比第2深度大的方式形成接触孔。

可以以使沟槽部之间的接触孔的开口宽度比沟槽部之间的插塞区的宽度小的方式形成接触孔和插塞区。

可以以使半导体基板的深度方向上的插塞区的掺杂浓度的峰位置比从半导体基板的上表面起到接触区的掺杂浓度的峰位置为止的深度的1/2浅的方式形成插塞区和接触区。

可以通过在延伸方向上使接触区的端部与掩模重叠而注入掺杂剂来形成插塞区。可以以使接触区的端部与掩模重叠的长度比沟槽部之间的接触孔的开口宽度小的方式形成接触孔。

可以以第1温度对接触区进行第1时间的退火。可以以比第1温度低的第2温度对插塞区进行比第1时间短的第2时间的退火。

可以在半导体基板还形成包含插塞区的二极管部，上述插塞区是不以第1深度和第1注入量注入第2导电型的掺杂剂，而以第2深度和第2注入量注入第2导电型的掺杂剂而形成。