[发明专利]半导体装置的制造方法及半导体装置在审
| 申请号: | 201980006153.8 | 申请日: | 2019-04-26 |
| 公开(公告)号: | CN111418072A | 公开(公告)日: | 2020-07-14 |
| 发明(设计)人: | 今川铁太郎 | 申请(专利权)人: | 富士电机株式会社 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/06;H01L29/12;H01L29/739;H01L29/861;H01L29/868 |
| 代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 张欣;金玉兰 |
| 地址: | 日本神奈*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 制造 方法 | ||
1.一种半导体装置的制造方法,其特征在于,
通过从半导体基板的上表面设置到所述半导体基板的内部且在所述半导体基板的上表面沿着预先确定的延伸方向延伸的多个沟槽部、在相邻的2个所述沟槽部之间朝着所述半导体基板的深度方向以第1深度和第1注入量注入第2导电型的掺杂剂而形成的第2导电型的接触区、以及在相邻的2个所述沟槽部之间沿着所述延伸方向与所述接触区并排地配置且在所述半导体基板的上表面露出的第1导电型的发射区,由此形成所述延伸方向上的长度为相邻的2个所述沟槽部之间的宽度以下,且所述延伸方向上的所述发射区的长度比所述接触区的长度大的单元,
在所述单元的上方形成所述沟槽部之间的开口宽度比所述延伸方向上的接触区的长度小的接触孔,
以比所述第1深度浅的第2深度和所述第1注入量以上的第2注入量在所述半导体基板的深度方向上注入第2导电型的掺杂剂而形成第2导电型的插塞区。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于,以使所述单元的所述延伸方向上的长度为3.2μm以下的方式形成所述单元。
3.根据权利要求1或2所述的半导体装置的制造方法,其特征在于,以使所述沟槽部之间的所述接触孔的开口宽度为1.0μm以下的方式形成所述接触孔。
4.根据权利要求1~3中任一项所述的半导体装置的制造方法,其特征在于,以使所述沟槽部之间的所述接触孔的开口宽度比所述沟槽部的宽度小的方式形成所述接触孔和所述沟槽部。
5.根据权利要求1~4中任一项所述的半导体装置的制造方法,其特征在于,以使所述沟槽部之间的所述接触孔的开口宽度比所述第2深度大的方式形成所述接触孔。
6.根据权利要求1~5中任一项所述的半导体装置的制造方法,其特征在于,以使所述沟槽部之间的所述接触孔的开口宽度比所述沟槽部之间的所述插塞区的宽度小的方式形成所述接触孔和所述插塞区。
7.根据权利要求1~6中任一项所述的半导体装置的制造方法,其特征在于,以使所述半导体基板的深度方向上的所述插塞区的掺杂浓度的峰位置比从所述半导体基板的上表面起到所述接触区的掺杂浓度的峰位置为止的深度的1/2浅的方式形成所述插塞区和所述接触区。
8.根据权利要求1~7中任一项所述的半导体装置的制造方法,其特征在于,通过在所述延伸方向上使所述接触区的端部与掩模重叠而注入所述掺杂剂来形成所述插塞区,
以使所述接触区的端部与所述掩模重叠的长度比所述沟槽部之间的所述接触孔的开口宽度小的方式形成所述接触孔。
9.根据权利要求1~8中任一项所述的半导体装置的制造方法,其特征在于,以第1温度对所述接触区进行第1时间的退火,
以比所述第1温度低的第2温度对所述插塞区进行比第1时间短的第2时间的退火。
10.根据权利要求1~9中任一项所述的半导体装置的制造方法,其特征在于,在所述半导体基板还形成包含所述插塞区的二极管部,所述插塞区是不以所述第1深度和所述第1注入量注入所述第2导电型的掺杂剂,而以所述第2深度和所述第2注入量注入所述第2导电型的掺杂剂而形成。
11.根据权利要求1~10中任一项所述的半导体装置的制造方法,其特征在于,在所述半导体基板形成包含所述单元的主半导体元件部,并且与所述单元在同一工序中形成电流检测单元而形成感测半导体元件部。
12.一种半导体装置,其特征在于,具备:
半导体基板;
沟槽部,其从所述半导体基板的上表面设置到所述半导体基板的内部,且被设置为在所述半导体基板的上表面沿着预先确定的延伸方向延伸;
第2导电型的基区,其在所述半导体基板的内部被设置得比所述沟槽部浅;
第2导电型的接触区,其在所述半导体基板的内部被设置于所述基区的上方;
发射区,其在所述半导体基板的内部与所述接触区并排地设置于所述基区的上方;
第2导电型的插塞区,其在所述半导体基板的内部被设置得比所述接触区的深度浅,且掺杂浓度比所述接触区的掺杂浓度高;以及
接触孔,其设置于所述接触区和所述发射区的上方,且所述沟槽部之间的开口宽度比所述接触区在所述延伸方向上的长度小,
由所述接触区和所述发射区形成的单元在延伸方向上的长度为相邻的2个所述沟槽部之间的宽度以下,且所述延伸方向上的所述发射区的长度比所述接触区的长度大,
将所述插塞区的掺杂浓度在所述半导体基板的深度方向上积分而得的第1积分浓度为将所述接触区的掺杂浓度在所述半导体基板的深度方向上积分而得的第2积分浓度以上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980006153.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





