[发明专利]闪速存储器件中的编程方法

说明书

一种对闪速存储器件编程的方法包括：选择多个字线中的第一字线以选定所选字线，所述所选字线对应于目标存储单元；以及执行编程循环。所述编程循环包括对所选字线施加编程电压以及对目标存储单元执行验证。所述验证包括对所选字线施加预脉冲电压，对所述多个字线中的未选字线施加多个越过电压，在施加所述预脉冲电压之后对所选字线施加一系列递增的验证电压，以及在施加预脉冲电压之后对所述多个字线中的第二字线施加浮置电压。所述第二字线与所选字线相邻并且在所选字线之后被编程。

技术领域

本发明涉及闪速存储器件，并且更具体而言涉及闪速存储器件中的编程方法。

背景技术

非易失性存储器是能够在不加电的情况下保持其存储的数据达延续的时段的存储器。闪速存储器件已经发展成了用于广泛种类的应用的普及型的非易失性存储器。闪速存储器件常被用到诸如个人计算机、数字相机、数字媒体播放器、数字记录仪、车辆、无线设备、蜂窝电话和可拆卸存储模块的电子系统当中，而且闪速存储器的用途还在不断扩展。

闪速存储器使用两种基本架构中的一种基本架构，这两种基本架构被称为NOR闪存和NAND闪存。典型地，用于NAND闪速存储器件的存储单元阵列被排列为使得存储单元的串从源极到漏极地被串联到一起。闪速存储器可以包括具有大量的浮栅晶体管的存储阵列。NAND架构阵列使其闪速存储单元的阵列按照具有行和列的矩阵排列，就像常规NOR阵列那样，使得阵列的每一个闪速存储单元的栅极按行耦接至字线。然而，与NOR不同的是每一个存储单元不直接耦接至源极线和列位线。相反，阵列的存储单元按照串被排列到一起，通常为8个、16个、32个或更多。串中的存储单元在公共源极线与列位线之间从源极到漏极被串联耦接在一起。

一些闪速存储器被设计为每存储单元储存多于一位的数据。每存储单元储存多于一位的数据的闪速存储器被称为多级单元(MLC)闪速存储器。通常使用增量步进脉冲编程(ISPP)来对MLC闪速存储器编程。在增量步进脉冲编程中，通过多个编程循环对所选择的存储单元编程，其中，每一个编程循环包括编程操作和验证操作，在编程操作中编程电压被施加至所选择的存储单元以修改其状态，在验证操作中验证电压被施加至所选择的存储单元以确定其是否已经达到了目标状态。通过按照这种方式执行编程循环，所选择的存储单元被逐步编程，并且能够避免诸如过编程的某些编程错误。

发明内容

一种对闪速存储器件编程的方法的实施例包括：选择多个字线中的第一字线以选定所选字线，所选字线对应于目标存储单元；以及执行编程循环。所述编程循环包括对所选字线施加编程电压以及对目标存储单元执行验证。所述验证包括对所选字线施加预脉冲电压，对所述多个字线中的未选字线施加多个越过电压，在施加所述预脉冲电压之后对所选字线施加一系列递增的验证电压，以及在施加预脉冲电压之后对所述多个字线中的第二字线施加浮置电压。所述第二字线与所选字线相邻并且在所选字线之后被编程。

一种对闪速存储器件编程的方法的实施例包括：选择多个字线中的第一字线以选定所选字线，所选字线对应于目标存储单元；以及执行编程循环。所述编程循环包括对所选字线施加编程电压以及对目标存储单元执行验证。所述验证包括对所选字线施加预脉冲电压，对所述多个字线中的未选字线施加多个越过电压，在施加所述预脉冲电压之后对所选字线施加一系列递增的验证电压，以及在施加预脉冲电压之后将所述多个字线中的第二字线放电至系统电压电平，以及在将第二字线放电至系统电压电平之后，对所述第二字线施加浮置电压。所述第二字线与所选字线相邻并且在所选字线之后被编程。

一种对闪速存储器件编程的方法的实施例包括：选择多个字线中的第一字线以选定所选字线，所选字线对应于目标存储单元；以及执行编程循环。所述编程循环包括对所选字线施加编程电压以及对目标存储单元执行验证。所述验证包括对所选字线施加预脉冲电压，对所述多个字线中的未选字线施加多个越过电压，在施加所述预脉冲电压之后对所选字线施加一系列递增的验证电压，以及在施加预脉冲电压之后将所述多个字线中的第二字线放电至地电压电平，以及在将第二字线放电至地电压电平之后，对所述第二字线施加浮置电压。所述第二字线与所选字线相邻并且在所选字线之后被编程。