[发明专利]具有增大数量的位线的架构的三维存储设备

说明书

公开了三维(3D)存储设备的实施例。3D存储设备具有的架构具有增大数量的位线。在示例中，3D存储设备包括衬底；多个存储器串，每个存储器串在存储区域中在衬底上方垂直延伸；以及在多个存储器串上方的多条位线。多条位线中的至少一条位线电连接到多个存储器串中的单个存储器串。

技术领域

本公开内容的实施例涉及存储设备及其制造方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，将诸如存储单元等平面半导体设备缩放到更小的尺寸。然而，随着半导体设备的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。三维(3D)设备架构可以解决一些平面半导体设备(例如，闪存设备)的密度限制问题。

发明内容

本文公开了3D存储设备及其制造方法的实施例。

在一个示例中，3D存储设备包括衬底；多个存储器串，每个存储器串在存储区域中在衬底上方垂直延伸；以及在多个存储器串上方的多条位线。多条位线中的至少一条位线电连接到多个存储器串中的单个存储器串。

在另一示例中，3D存储设备包括衬底、以及在平面图中沿第一横向方向和第二横向方向延伸的多个存储器串。多个存储器串中的每一个在存储区域中在衬底上方垂直延伸。3D存储设备还包括在多个存储器串上方沿第二横向方向延伸的多条位线。多条位线标称上彼此平行。3D存储设备还包括切口结构，切口结构在平面图中与多个存储器串中的至少一个重叠，并且沿着第二横向方向将多个存储器串划分为第一部分和第二部分。多个存储器串中的至少一个上方的位线的数量至少为三。

在又一示例中，3D存储系统包括存储器叠层、多个存储器串、多条位线和多个外围设备。存储器叠层包括在衬底上方的绝缘结构中的多个交错的导体层和绝缘层。多个存储器串在平面图中沿存储区域的第一横向方向和第二横向方向在存储器叠层中延伸，多个存储器串中的每一个垂直延伸到衬底中。多条位线在多个存储器串上方并且电连接到多个存储器串。在一些实施例中，多条位线中的至少一条位线电连接到多个存储器串中的单个存储器串。多个外围设备电连接到多个存储器串。

在又一示例中，3D存储系统包括存储器叠层、多个存储器串、切口结构、多条位线和多个外围设备。存储器叠层包括在衬底上方的绝缘结构中的多个交错的导体层和绝缘层。多个存储器串在平面图中沿第一横向方向和第二横向方向在存储器叠层中延伸，多个存储器串中的每一个垂直延伸到衬底中。切口结构在平面图中与多个存储器串中的至少一个重叠，并且沿着第二横向方向将多个存储器串划分为第一部分和第二部分。多条位线在多个存储器串上方并且电连接到多个存储器串。多条位线均彼此平行。多个存储器串中的至少一个上方的位线的数量至少为三。多个外围设备电连接到多个存储器串。

附图说明

并入本文并形成说明书的一部分的附图示出了本公开内容的实施例，并且附图与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够作出并使用本公开内容。

图1示出了3D存储设备的平面图。

图2-4均示出了根据本公开内容的一些实施例的示例性3D存储设备的平面图。

图5A-5C示出了根据本公开内容的一些实施例的在示例性制造工艺的各个阶段的3D存储设备的横截面图。

图6是根据本公开内容的一些实施例的用于形成3D存储设备的示例性方法的流程图。

图7示出了根据本公开内容的一些实施例的具有示例性3D存储设备的示例性存储系统的横截面图。

将参考附图来描述本公开内容的实施例。

具体实施方式