[实用新型]半导体结构

说明书

本实用新型涉及一种半导体结构，包括：介电层；导线层，位于介电层内，导线层包括第一导电部及第二导电部，第二导电部位于第一导电部的下方，且与第一导电部电连接；低介电常数材料层，位于相邻第一导电部之间。使得相邻两导线层之间的寄生电容减小，半导体结构的制作工艺易于操作与控制，因此能够准确的控制工艺过程，达到有效减小半导体结构中同层相邻铜线之间的寄生电容的效果，提升器件的可靠性和使用寿命。

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种半导体结构。

背景技术

随着半导体器件尺寸的缩小，业界已普遍使用金属铜来替代金属铝作为互连线材料。但是由于铜的干刻比较困难，因此实践中采用大马士革工艺形成铜互连结构，即现在介电层内刻蚀沟槽，然后再填充铜金属形成铜互连结构。

然而，随着器件尺寸的不断减小，由双大马士革工艺形成的铜线的间距很小，由双大马士革工艺形成的铜线之间间距极小，因此相邻的铜线之间会产生较大的寄生电容，造成电阻电容延迟(RC delay)，这严重影响了器件的可靠性及使用寿命。

实用新型内容

基于此，有必要针对上述技术问题，提供一种半导体结构。

一种半导体结构，包括：

介电层；

导线层，位于所述介电层内，所述导线层包括第一导电部及第二导电部，所述第二导电部位于所述第一导电部的下方，且与所述第一导电部电连接；

低介电常数材料层，位于相邻所述第一导电部之间。

通过上述技术方案，使得相邻两导线层之间的寄生电容减小，半导体结构的制作工艺易于操作与控制，因此能够准确的控制工艺过程，达到有效减小半导体结构中同层相邻铜线之间的寄生电容的效果，提升器件的可靠性和使用寿命。

在其中一个实施例中，所述低介电常数材料层还位于相邻所述第二导电部之间。

在其中一个实施例中，所述半导体结构还包括金属阻挡层，所述金属阻挡层位于所述导线层与所述低介电常数材料层之间及所述导线层与所述介电层之间。

在其中一个实施例中，所述第一导电部的宽度大于所述第二导电部的宽度。

在其中一个实施例中，所述半导体结构还包括覆盖保护层，所述覆盖保护层位于所述介电层上，且覆盖所述导线层的上表面及所述介电层的上表面。

在其中一个实施例中，所述介电层内形成有下层导电结构，所述下层导电结构包括导电金属层和阻挡层，所述阻挡层位于所述导电金属层与所述介电层之间，所述导电金属层与所述导线层电连接。

在其中一个实施例中，所述介电层内还形成有金属线层，位于所述下层导电结构上，所述金属线层与所述下层导电结构电连接并与所述导线层电连接。

在其中一个实施例中，所述介电层内还形成有保护层，位于所述金属线层的上表面。

在其中一个实施例中，所述第二导电部穿过所述保护层并与所述金属线层电连接。

在其中一个实施例中，所述低介电常数材料层的顶部不低于所述第一导电部的顶部，且所述低介电常数材料层的底部不高于所述第一导电部的底部。

附图说明

图1为本实用新型一个实施例展示半导体结构的制备方法流程图；

图2为本实用新型另一个实施例展示半导体结构的制备方法流程图；

图3为本实用新型的又一个实施例展示半导体结构的制备方法流程图；

图4为本实用新型的一个实施例展示介电层的截面结构示意图；