[实用新型]一种带隙基准电路有效
| 申请号： | 201922187607.6 | 申请日： | 2019-12-09 |
| 公开（公告）号： | CN211015192U | 公开（公告）日： | 2020-07-14 |
| 发明（设计）人： | 黄敬馨;章国豪;刘祖华 | 申请（专利权）人： | 东莞赛唯莱特电子技术有限公司;广州穗源微电子科技有限公司 |
| 主分类号： | G05F3/26 | 分类号： | G05F3/26 |
| 代理公司： | 深圳市兴科达知识产权代理有限公司 44260 | 代理人： | 许尤庆 |
| 地址： | 523000 广东省东莞市松山湖高新*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基准 电路 | ||
1.一种带隙基准电路，其特征在于，包括产生单元、电源抑制比提高单元、偏置单元电路，所述产生单元包括一个基本电流镜带隙基准电路结构，所述电源抑制比提高单元包括一运算放大器，所述运算放大器包括第一输入端、第二输入端和输出端，所述偏置单元电路包括一PMOS管。
2.根据权利要求1所述的一种带隙基准电路，其特征在于：包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一三极管、第二三极管、第一电阻以及第二电阻，第二电阻与第三PMOS管的漏极连接处为基准电压输出端。
3.根据权利要求1所述的一种带隙基准电路，其特征在于：包含第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第三电阻，第四PMOS管的栅端为所述运算放大器的第二输入端，第五PMOS管的栅端为所述运算放大器的第一输入端，第四PMOS管的源端为运算放大器的输出端。
4.根据权利要求1所述的一种带隙基准电路，其特征在于：第四PMOS管的栅极为所述运算放大器的第二输入端，源极连接第五PMOS管的源极和第五NMOS管的漏极，漏极连接第三NMOS管的漏极和第五NMOS管的栅极。
5.根据权利要求1所述的一种带隙基准电路，其特征在于：第五PMOS管的栅极为所述运算放大器的第一输入端，源极连接第四PMOS管的源极，漏极连接第四NMOS管的漏极和第四NMOS管的栅极。
6.根据权利要求1所述的一种带隙基准电路，其特征在于：第三NMOS管的栅极连接第四NMOS管的栅极，源极连接到第二电源端，漏极连接到第五NMOS管的栅极。
7.根据权利要求1所述的一种带隙基准电路，其特征在于：第四NMOS管的栅极连接到第三NMOS管的栅极，源极连接到第二电源端，漏极连接到第四NMSO 管的栅极和第五PMOS管的漏极。
8.根据权利要求1所述的一种带隙基准电路，其特征在于：第五NMOS管的栅极连接到第四PMOS管的漏极和第三NMOS管的漏极，源极连接到第三电阻，漏极连接到第四PMOS管的源极。
9.根据权利要求1所述的一种带隙基准电路，其特征在于：第三电阻的一端连接到第五NMOS管的源极，另一端连接到第二电源端。
10.根据权利要求2所述的一种带隙基准电路，其特征在于：所述第一PMOS管的栅极连接所述第二PMOS管栅极、第三PMOS管的栅极、第一PMOS管的漏极和所述放大器的第一输出端，源极连接所述放大器的输出端，漏极连接所述运算放大器的第一输入端、第一NMOS管的漏极和第一PMOS管的栅极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东莞赛唯莱特电子技术有限公司;广州穗源微电子科技有限公司，未经东莞赛唯莱特电子技术有限公司;广州穗源微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201922187607.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：液晶显示屏检测装置
- 下一篇：一种高电源抑制比的带隙电压源结构
