[实用新型]半导体结构和存储器

说明书

一种半导体结构和一种存储器，所述半导体结构包括：衬底，所述衬底内形成有至少一个长条状有源区，所述有源区被隔离结构包围；同时位于所述有源区及所述有源区两侧的隔离结构内的栅极凹槽，所述栅极凹槽的长度方向与所述有源区的长度方向相交，所述栅极凹槽包括位于所述有源区内的第一凹槽和位于所述隔离结构内的第二凹槽，所述第一凹槽底部的有源区顶部表面平坦，边缘圆滑；位于所述栅极凹槽内的栅极结构。上述方法形成的半导体结构的性能提高。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种半导体结构和一种存储器。

背景技术

随着半导体技术的不断发展，集成电路上的越来越小，半导体结构中的基础器件晶体管的沟道尺寸也越来越小。特别是在半导体存储器件中，为了提高存储密度，晶体管的尺寸大幅缩小。

为了提高晶体管的驱动能力，现有技术中，通过刻蚀衬底的有源区形成凹槽，然后再在凹槽内形成栅介质层及栅极，形成埋入式栅极结构，从而在不增加线宽的前提下增大了晶体管的沟道宽度。

由于栅极形成于刻蚀有源区形成的沟槽内，所述沟槽的形貌对晶体管的性能有较大的影响。现有技术中，在刻蚀有源区形成栅极沟槽的同时，会对有源区两侧的隔离结构也进行刻蚀，由于有源区与隔离结构的材料不同，在刻蚀过程中，两种材料的刻蚀速率不同，导致有源区被刻蚀后的形貌不佳，容易在晶体管工作过程中，发生电荷聚集，从而使得晶体管的阈值电压发生偏移或漏电等问题，影响晶体管的性能。

如何改善埋栅式晶体管的性能是目前亟待解决的问题。

实用新型内容

本实用新型所要解决的技术问题是，提供一种半导体结构和一种存储器，提高所述半导体结构的性能。

为了解决上述问题，本实用新型提供了一种半导体结构，包括：衬底，所述衬底内形成有至少一个长条状有源区，所述有源区被隔离结构包围；同时位于所述有源区及所述有源区两侧的隔离结构内的栅极凹槽，所述栅极凹槽的长度方向与所述有源区的长度方向相交，所述栅极凹槽包括位于所述有源区内的第一凹槽和位于所述隔离结构内的第二凹槽，且所述第一凹槽底部的有源区顶部表面平坦，边缘圆滑；位于所述栅极凹槽内的栅极结构。

可选的，所述第一凹槽和第二凹槽的深度差小于等于50nm。

可选的，所述第一凹槽的深度小于所述第二凹槽的深度。

可选的，所述第一凹槽底部的有源区顶部边缘的顶角圆滑。

可选的，所述栅极结构包括：覆盖所述栅极凹槽内壁的栅介质层；在所述栅介质层表面填充满所述栅极凹槽的栅极。

可选的，所述衬底内形成有若干阵列排列的所述有源区；包括两个以上所述栅极凹槽，且各栅极凹槽之间平行排列，且每个所述栅极凹槽横跨至少两个有源区。

可选的，所述隔离结构为浅沟槽隔离结构。

本实用新型的技术方案还提供一种存储器，包括上述任一项所述的半导体结构。

可选的，所述存储器为DRAM存储器。

本实用新型的半导体结构的栅极沟槽底部的有源区的顶部平坦，避免电荷在有源区顶部聚集，从而有效防止电荷在沟道区域的聚集，有效防止器件提前导通；并且，栅极沟槽底部的有源区顶部边缘圆滑，避免了电荷在有源区的边缘聚集，避免了器件漏电等，提高了器件的有效性。

并且，所述隔离结构与有源区始终保持较小的高度差，能够很大程度改善刻蚀负载效应，提高刻蚀图形的准确性。

附图说明

图1a至图4c为本实用新型一具体实施方式的半导体结构的形成过程的结构示意图。

具体实施方式