[实用新型]半导体结构及半导体器件

说明书

本公开提供一种半导体结构及半导体器件，涉及半导体技术领域。该半导体结构包括半导体衬底、预设半导体层、栅介质层和栅极层，其中：半导体衬底，包括间隔设置的隔离结构及位于相邻两个隔离结构之间的第一有源区，第一有源区具有预设外延区；预设半导体层，形成于预设外延区，预设半导体层的电子亲和能大于半导体衬底的电子亲和能；栅介质层，形成于预设半导体层和半导体衬底共同构成的表面；栅极层，形成于栅介质层的表面。本公开的半导体结构及半导体器件可减小栅极层厚度，提高栅极层的栅极控制能力，减小短沟道效应，降低生产成本。

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及半导体器件。

背景技术

随着半导体技术的发展，集成电路(Integrated Circuit，IC)中各器件的尺寸越来越小。例如，随着集成电路尺寸的缩小，晶体管的尺寸也越来越小，其栅极控制能力减弱，短沟道效应越来越明显。因此，需要更薄的栅极电介质以用于提高栅极控制能力，并减弱短沟道效应。

现有半导体器件采用具有高介电常数的材料取代了传统的氧化硅作为栅介质层，但需要对具有高介电常数的栅介质层进行多次集成，制备工艺较为复杂，且生产成本较高。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术中的不足，提供一种半导体结构及半导体器件，可减小栅极层厚度，提高栅极层的栅极控制能力，减小短沟道效应，降低生产成本。

根据本公开的一个方面，提供一种半导体结构，包括：

半导体衬底，包括间隔设置的隔离结构及位于相邻两个所述隔离结构之间的第一有源区，所述第一有源区具有预设外延区；

预设半导体层，形成于所述预设外延区，所述预设半导体层的电子亲和能大于所述半导体衬底的电子亲和能；

栅介质层，形成于所述预设半导体层和所述半导体衬底共同构成的表面；

栅极层，形成于所述栅介质层的表面。

在本公开的一种示例性实施例中，所述预设外延区具有向内凹陷的凹槽，所述预设半导体层形成于所述凹槽内。

在本公开的一种示例性实施例中，所述预设半导体层包括：

锗硅层，位于所述预设外延区，且所述锗硅层的厚度为2nm～15nm。

在本公开的一种示例性实施例中，所述锗硅层中锗的含量为10％～60％。

在本公开的一种示例性实施例中，所述预设半导体层还包括：

硅层，位于所述锗硅层远离所述半导体衬底的一侧，且所述硅层的厚度为0.1nm～2nm。

在本公开的一种示例性实施例中，所述半导体衬底还包括第二有源区，所述第二有源区形成于所述隔离结构远离所述第一有源区的一侧。

在本公开的一种示例性实施例中，所述栅介质层，包括：

界面层，形成于所述预设半导体层和所述半导体衬底共同构成的表面上，且覆盖于所述第一有源区及所述第二有源区的顶表面，并与所述预设半导体层远离所述半导体衬底的表面相接触；

第一介质层，形成于所述界面层上；

第二介质层，形成于所述第一介质层远离所述界面层的一侧，且与所述第二有源区正对设置。

在本公开的一种示例性实施例中，所述界面层的材料为氧化硅，所述第一介质层的材料为氧硅铪，所述第二介质层的材料为氧化镧。