[实用新型]一种高可靠性可自恢复的锁存器结构

说明书

本实用新型涉及一种高可靠性可自恢复的锁存器结构，提出了一个新型的脉冲锁存单元和一个新型的自恢复反相单元的连接方式，在结构上实现了对内部节点和外部输出节点的加固，实现了对单粒子翻转的免疫功能。该锁存器采用钟控技术、高速通路和较少数量的晶体管，降低了锁存器的开销，提高了电路性能。本实用新型适用于高可靠性的集成电路与系统，可应用于对锁存器的可靠性及综合开销要求较高的领域。

技术领域

本实用新型涉及集成电路抗单粒子翻转加固技术领域，尤其涉及一种高可靠性可自恢复的锁存器结构。

背景技术

数字集成电路被广泛应用于航空航天等领域。随着半导体工艺的快速发展，晶体管的特征尺寸不断减小，集成电路的工作电压不断下降，电路节点的逻辑状态发生翻转的临界电荷也随之降低，数字集成电路越来越容易受到空间辐射影响而发生单粒子翻转的现象。

单粒子翻转是指半导体器件灵敏区中某个节点受到干扰而发生逻辑值由0变为1或由1变为0的一种逻辑状态发生翻转的现象，是一种常见的暂态错误。在这种暂态错误下，会导致系统功能发生紊乱，严重时会造成事故。因此，提高半导体器件中敏感节点容忍单粒子翻转的能力至关重要。锁存器作为基本的具有存储结构的时序电路单元，长时间工作于空间辐射环境中，因此，对锁存器进行必要的单粒子翻转的加固设计，对于提高集成电路的可靠性具有重要意义。

目前针对锁存器的抗单粒子翻转加固设计，存在的主要问题是：对于锁存器的输出端节点,当其发生单粒子翻转时,锁存器输出端将保持为错误的逻辑值,不能实现对单粒子翻转的自恢复，即不能保证所有节点均能够在线自恢复，或者虽然能够实现对单粒子翻转的完全容忍,但是锁存器的面积开销大、功耗大并存在一定的传输延时。

实用新型内容

本实用新型所要解决的技术问题是针对背景技术中所涉及到的缺陷，提供一种高可靠性可自恢复的锁存器结构。

本实用新型为解决上述技术问题采用以下技术方案：

一种高可靠性可自恢复的锁存器结构，包含第一传输门、第二传输门、第一脉冲锁存单元、第二脉冲锁存单元和自恢复反相单元；

所述第一传输门的信号输入端和第二传输门的信号输入端相连，且第一传输门和第二传输门的两个门控端均分别接外界时钟信号、外界反相时钟信号；

所述第一脉冲锁存单元、第二脉冲锁存单元均包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元；其中，所述门控单元包含第一输入端、第二输入端和反相输出端，其中，第二输入端用于输入外界反相时钟信号，反相输出端用于将第一信号输入端输入的信号反相输出；

所述第一NMOS管的源极分别和所述第二PMOS管的源极、门控单元的第一输入端、第一NMOS管的栅极、第二PMOS管的栅极相连，第一NMOS管的漏极和所述第一PMOS管的漏极相连；

所述第一PMOS管的源极连接外部电源，栅极分别和所述第二NMOS管的栅极、门口单元的反相输出端相连；

所述第二PMOS管的漏极和所述第二NMOS管的源极相连；所述第二NMOS管的源极接地；

所述第一脉冲锁存单元中第一NMOS管的源极和所述第一传输门的信号输出端相连，第二脉冲锁存单元中第一NMOS管的源极和所述第二传输门的信号输出端相连；

所述自恢复反相单元包含第五PMOS管、第六PMOS管、第七PMOS管、第五NMOS管、第六NMOS管和第七NMOS管；

所述第五PMOS管的源极连接外界电源，漏极和第六PMOS管的源极相连，栅极分别和第七PMOS管的漏极、第五NMOS管的漏极、第七NMOS管的栅极相连；

所述第六PMOS管的栅极和所述第五NMOS管的栅极相连、漏极和所述第七PMOS管的源极相连；