[实用新型]场效晶体管结构

说明书

一种场效晶体管结构，包含基板、源极汲极部、介电层、闸极以及闸极。源极汲极部形成于基板上，并且源极汲极部包含源极与汲极。介电层与源极汲极部形成于同一层并电性隔离源极与汲极。闸极构成与源极汲极部位于不同层。闸极构成包含闸极导电层以及闸极绝缘层，闸极导电层形成于介电层上，且闸极绝缘层形成于闸极导电层上并包覆闸极导电层。半导体层形成于闸极绝缘层上并包覆该闸极绝缘层。闸极构成介于介电层与半导体层之间。源极汲极部耦接于半导体层，且通过施加电压于闸极导电层，以于半导体层中形成通道。

技术领域

本实用新型是关于一种晶体管结构，特别是一种场效晶体管结构及其制造方法。

背景技术

半导体微处理器及高集成电路是将场效晶体管(Field Effect Transistor，FET)等元件集成于半导体基板上来制造。通常，互补金氧半导体(Complementary Metal OxideSemiconductor，CMOS)作为场效晶体管成为集成电路的主动元件(开关元件)。半导体基板的材料主要使用作为IV族半导体的硅。藉由将构成CMOS的晶体管小型化，可提升半导体微处理器及高集成电路的集成度及性能。将CMOS小型化时的课题之一是电力消耗量的增大。作为电力消耗量的增大的期中一个原因，是由于晶体管小型化而衍生出来的短通道效应(short channel effect)，而短通道效应会引发漏电流增大的问题。漏电流的增大会导致供给电压的增大，因此针对CMOS的发展必须考虑抑制漏电流以及并降低驱动电压。

半导体产业已进展至纳米科技，进而追求更高元件密度、更佳效能，以及更低价格的工艺节点。于此进展下，来自制造及设计的挑战促使立体场效晶体管结构的发展，而鳍式场效晶体管结构就是其中一种。然而，鳍式场效晶体管结构仍具有相当缺陷。举例说明，随着闸线线宽以经缩小到数十纳米至数纳米，即便是鳍式场效晶体管结构也有短通道效应的问题存在。

实用新型内容

鉴于以上的问题，本实用新型公开了一种场效晶体管结构，能在满足小线宽闸极的需求下减少短通道效应。

本实用新型所公开的场效晶体管结构包含一基板、一源极汲极部、一介电层、一闸极构成以及一半导体层。源极汲极部形成于基板上，并且源极汲极部包含一源极与一汲极。介电层与源极汲极部形成于同一层并电性隔离源极与汲极。闸极构成与源极汲极部位于不同层。闸极构成包含一闸极导电层以及一闸极绝缘层，闸极导电层形成于该介电层上，闸极绝缘层形成于闸极导电层上并且包覆闸极导电层。半导体层形成于闸极绝缘层上并包覆该闸极绝缘层。闸极构成介于介电层与半导体层之间。源极汲极部耦接于半导体层，且通过施加电压于闸极，以于半导体层中形成通道。

本实用新型另公开的场效晶体管结构的制造方法包含：提供一基板；形成一源极汲极部于基板上；形成一闸极，与源极汲极部位于不同层；以及形成一半导体层于闸极上。闸极介于基板与半导体层之间。源极汲极部耦接于半导体层，且通过施加电压于闸极，以于半导体层形成通道。

根据本实用新型所公开的场效晶体管结构，不同于习知场效晶体管结构中的通道是形成于基板中，本实用新型提供半导体层于闸极上方以形成通道，因此通道长度可大于闸极线宽，进而能够在不增加闸极线宽的情况下增加通道长度。藉此，在晶体管密度持续增加以延续摩尔定律的情况下，半导体层有助于让场效晶体管结构同时满足闸极线宽小以及足够通道长度的需求，有效减少短通道效应。

以上的关于本实用新型内容的说明及以下的实施方式的说明用以示范与解释本实用新型的精神与原理，并且提供本实用新型的专利申请权利要求保护范围更进一步的解释。

附图说明

图1为根据本实用新型一实施例的场效晶体管结构的横截面图。

图2为图1的场效晶体管结构的局部放大图。

图3和图4为形成图1的场效晶体管结构的源极与汲极的横截面图。