[实用新型]扫描链动态重配置的确定型test-per-clock测试装置

权利要求书

1.扫描链动态重配置的确定型test-per-clock测试装置，包括：选择器、模式控制器、响应分析器以及动态重配置的扫描链组；其特征在于：该test-per-clock测试装置为基于扫描链动态重配置的test-per-clock分块测试装置，所述扫描链中的扫描单元结构分为SFD和DFD结构，扫描链类型分成SFD扫描链和DFD扫描链，扫描链的测试模式分成移位测试模式S扫描链和响应压缩模式C扫描链。

2.如权利要求1所述的扫描链动态重配置的确定型test-per-clock测试装置，其特征在于：

所述的test-per-clock测试装置为基于扫描链动态重配置的test-per-clock分块测试装置；

所述的SFD扫描链采用SFD扫描单元串联实现；

所述的DFD扫描链采用DFD扫描单元串联实现；

测试时，每条扫描链有两种可选工作模式，分别为移位测试模式S和响应压缩模式C；处于移位测试模式S的扫描链构成移位寄存器，测试数据通过选择器加载到各移位寄存器中，每一测试时钟周期产生一个移位测试向量；同时处于响应压缩模式C的扫描链构成响应压缩器，并行地接收并处理来自移位测试模式S扫描链激发的测试响应；当该测试周期结束后，各扫描链通过模式控制器进行模式重新配置，进入下一测试周期。

3.如权利要求1或2所述的扫描链动态重配置的确定型test-per-clock测试装置，其特征在于：

所述的DFD扫描单元采用2个触发器实现，能同时进行移位测试模式S和响应压缩模式C。

4.如权利要求1或2所述的扫描链动态重配置的确定型test-per-clock测试装置，其特征在于：

DFD扫描单元包括1个多路选择器(201)、1个异或门(202)、第一触发器FF1(203)、第二触发器FF2(204)、第一与门(205)和第二与门(206)；

多路选择器(201)的两个输入端分别接scan-in端和D端；scan-in 端接收来自前一DFD扫描单元scan-out端的移位测试数据；D端为原始功能电路触发器的输入端；多路选择器(201)的输出端与第一触发器FF1(203)的输入端相连接；第一触发器FF1(203)的输出端与第一与门(205)的一个输入端相连接，第一与门(205)的另一个输入端接信号M₂，第一与门(205)的输出端为Q端，并通过Q端将测试向量施加到电路；第一触发器FF1(203)的输出端scan_out同时与下一DFD扫描单元的scan_in端相连接；异或门(202)的两个输入端分别与接res-in端和D端；res-in端接收来自前一DFD扫描单元res-out端的电路响应数据；异或门(202)的输出端与第二触发器FF2(204)的输入端相连接，第二触发器FF2(204)的输出端与第二与门(206)的一个输入端相连接，第二与门(206)的另一个输入端接信号M₁，第二与门(206)的输出端为res_out端，并通过res_out端连接下一DFD扫描单元的res_in端；信号M₁同时与多路选择器(201)的选择信号端相连接。

5.如权利要求1或2所述的扫描链动态重配置的确定型test-per-clock测试装置，其特征在于：

SFD单元包括第二异或门(211)、第二多路选择器(212)、第三多路选择器(213)、第三触发器(214)、第三与门(215)；

第二异或门(211)的两个输入端分别与接scan-in端和D端；scan-in端接收来自前一SFD扫描单元scan-out端的移位测试数据；第二异或门(211)的输出端与第三多路选择器(213)的一个输入端相连接；第二多路选择器(212)的两个输入端分别与接scan-in端和D端；第二多路选择器(212)的输出端与第三多路选择器(213)的另一个输入端相连接；第三多路选择器(213)的输出端与第三触发器(214)的输入端相连接，第三触发器(214)的输出端为scan_out端，分别连接下一SFD扫描单元的scan-in端以及第三与门(215)的一个输入端，第三与门(215)的另一个输入端接信号M₂；第二多路选择器(212)的选择信号端和信号M₁相连接，第三多路选择器(213)的选择信号端和信号M₂相连接。