[实用新型]一种贴片式集成压敏电阻

说明书

本实用新型涉及一种贴片式集成压敏电阻，包括压敏芯片、导电引脚以及包封层，所述的压敏芯片至少为2个，每个压敏芯片两侧均附有导电电极，所述的导电引脚的一端与导电电极焊接，所述的导电引脚的另一端弯折成型在同一水平面；焊接后，导电引脚分别置于相邻的两个压敏芯片之间以及最外侧压敏芯片的外侧，并与压敏芯片形成集合组件；所述的包封层包裹附有导电引脚的集合组件，包封层具有用于自动化吸取的上表平面和用于贴装的下表平面，所述的导电引脚弯折成型后的下表面与包封层的下表平面齐平。本实用新型区别于一般SMD组件，整个封装设计成为立式结构，有效地减小了PCB的占用面积；具有集合化、小型化、可靠性高、满足无铅环保要求等特点。

技术领域

本实用新型涉及一种电子元器件，尤其是一种贴片式集成压敏电阻。

背景技术

压敏电阻是一种限压型保护器件。利用压敏电阻的非线性特性，当过电压出现在压敏电阻的两极间，压敏电阻可以将电压钳位到一个相对固定的电压值，从而实现对后级电路的保护。压敏电阻的主要参数有:压敏电压、通流容量、结电容、响应时间等。当加在压敏电阻上的电压低于它的阈值时，流过它的电流极小，它相当于一个阻值无穷大的电阻。也就是说，当加在它上面的电压低于其阈值时，它相当于一个断开状态的开关。当加在压敏电阻上的电压超过它的阈值时，流过它的电流激增，它相当于阻值无穷小的电阻。也就是说，当加在它上面的电压高于其阈值时，它相当于一个闭合状态的开关。

实用新型内容

本实用新型要解决的技术问题是：提供一种贴片式集成压敏电阻。

本实用新型解决其技术问题所采用的技术方案是：一种贴片式集成压敏电阻，包括压敏芯片、导电引脚以及包封层，所述的压敏芯片至少为2个，每个压敏芯片两侧均附有导电电极，所述的导电引脚的一端与导电电极焊接，所述的导电引脚的另一端弯折成型在同一水平面；焊接后，导电引脚分别置于相邻的两个压敏芯片之间以及最外侧压敏芯片的外侧，并与压敏芯片形成集合组件；所述的包封层包裹附有导电引脚的集合组件，包封层具有用于自动化吸取的上表平面和用于贴装的下表平面，所述的导电引脚弯折成型后的下表面与包封层的下表平面齐平。

进一步的说，本实用新型所述的压敏芯片为多晶半导体压敏芯片，多晶半导体压敏芯片为圆形、方形或等边多边形。

进一步的说，本实用新型所述的导电引脚与导电电极之间通过高温无铅焊料焊接。

进一步的说，本实用新型所述的包封层为低应力环氧树脂、陶瓷或其他耐高温绝缘材料。

进一步的说，本实用新型所述的压敏芯片、导电引脚以及包封层封装成立式SMD结构的元件。

进一步的说，本实用新型所述的包封层的下表平面上设置有凹槽，所述的导电引脚弯折成型后位于凹槽内并且导电引脚弯折成型后的下表面与包封层的下表平面齐平。

进一步的说，本实用新型所述的导电引脚的弯折方向相同或不相同；导电引脚根据应用独立引出或连接引出。

进一步的说，本实用新型置于相邻的两个压敏芯片之间的导电引脚与置于最外侧压敏芯片外侧的导电引脚分别形成引出通路。

本实用新型的有益效果是：区别于一般SMD组件，整个封装设计成为立式结构，有效地减小了PCB的占用面积；具有集合化、小型化、可靠性高、满足无铅环保要求等特点。

附图说明

图1-2是本实用新型的结构示意图；

图3-5是本实用新型的应用示意图；

图中：10、压敏芯片；11、导电电极；21～23、导电引脚；30、高温无铅焊料；40、包封层；41、凹槽。

具体实施方式