[实用新型]读操作电路和半导体存储器

说明书

本申请实施例提供一种读操作电路和半导体存储器，包括：DBI编码模块，用于从存储块中读出读取数据，并根据读取数据中为高的数据的位数，确定是否翻转读取数据，以输出供全局总线传输的全局总线数据和供DBI信号线传输的DBI数据，DBI端口用于接收DBI数据；并串转换电路，用于对全局总线数据进行并串转换，以生成DQ端口的输出数据；数据缓冲模块，通过全局总线连接于存储块；预充电模块，连接于预充电信号线，用于将全局总线的初始态设置为低。本申请实施例的技术方案可以实现在Precharge下拉架构的全局总线上传输“0”的数据较多，从而可以减少内部全局总线翻转次数，大幅压缩电流，降低功耗。

技术领域

本申请涉及半导体存储器技术领域，尤其涉及一种读操作电路、半导体存储器和读操作方法。

背景技术

本部分旨在为权利要求书中陈述的本申请的实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

半导体存储器包括静态随机存取存储器(Static Random-Access Memory，简称SRAM)、动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、同步动态随机存取内存(Synchronous Dynamic Random Access Memory，简称SDRAM)、只读存储器(Read-Only Memory，简称ROM)、闪存等。

在固态技术协会(Joint Electron Device Engineering Council，JEDEC)的DRAM协议中，对DRAM的速度、省电都有具体要求。如何使DRAM更省电的同时，亦能保证信号的完整性以及数据传输和存储的可靠性，是行业内亟待解决的问题。

实用新型内容

本申请实施例提供一种读操作电路和半导体存储器，以解决或缓解现有技术中的一项或更多项技术问题。

第一方面，本申请实施例提供一种读操作电路，应用于半导体存储器，半导体存储器包括DQ端口、DBI端口和存储块，读操作电路包括：

DBI编码模块，连接于存储块，用于从存储块中读出读取数据，并根据读取数据中为高的数据的位数，确定是否翻转读取数据，以输出供全局总线传输的全局总线数据和供DBI信号线传输的DBI数据，DBI端口用于接收DBI数据；

并串转换电路，通过全局总线连接于DQ端口和DBI编码模块之间，用于对全局总线数据进行并串转换，以生成DQ端口的输出数据；

数据缓冲模块，通过全局总线连接于存储块；

预充电模块，连接于预充电信号线，用于将全局总线的初始态设置为低。

在一种实施方式中，DBI编码模块用于在读取数据中为高的数据的位数大于预设值的情况下，将读取数据的翻转数据作为全局总线数据输出，并将DBI数据置为高；以及在读取数据中为高的数据的位数小于等于预设值的情况下，将原始的读取数据作为全局总线数据输出，并将DBI数据置为低。

在一种实施方式中，M位DBI数据与M组读取数据一一对应，并且M位DBI数据与M组全局总线数据一一对应，并串转换电路还连接于DBI编码模块和DBI端口之间，用于将M位DBI数据并串转换后输出至DBI端口，其中，M为大于1的整数。

在一种实施方式中，每组读取数据为N位，其中，N为大于1的整数，DBI编码模块用于在输入的一组读取数据中为高的数据的位数大于N/2的情况下，将输入的一组读取数据的翻转数据作为对应的一组全局总线数据输出，并将输入的一组读取数据对应的一位DBI数据置为高；以及在输入的一组读取数据中为高的数据的位数小于等于N/2的情况下，将输入的一组读取数据作为对应的一组全局总线数据输出，并将输入的一组读取数据对应的一位DBI数据置为低。

在一种实施方式中，DBI编码模块包括：