[实用新型]写操作电路和半导体存储器

说明书

本申请实施例提供一种写操作电路和半导体存储器，包括：数据判断模块，根据半导体存储器的输入数据中为低的数据的位数，确定是否翻转输入数据，以生成翻转标识数据和第一中间数据；数据缓冲模块，根据第二中间数据，确定是否翻转全局总线，其中，第二中间数据为第一中间数据的反相数据；数据接收模块，根据翻转标识数据，对全局总线数据进行解码，并将解码后的数据写入半导体存起的存储块，解码包括确定是否翻转全局总线数据；预充电模块，将全局总线的初始态设置为高。本申请实施例的技术方案可以实现在Precharge上拉架构下，减少内部全局总线的翻转次数，从而大幅压缩电流，降低功耗。

技术领域

本申请涉及半导体存储器技术领域，尤其涉及一种写操作电路和半导体存储器。

背景技术

本部分旨在为权利要求书中陈述的本申请的实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

半导体存储器包括静态随机存取存储器(Static Random-Access Memory，简称SRAM)、动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、同步动态随机存取内存(Synchronous Dynamic Random Access Memory，简称SDRAM)、只读存储器(Read-Only Memory，简称ROM)、闪存等。

在固态技术协会(Joint Electron Device Engineering Council，JEDEC)的DRAM协议中，对DRAM的速度、省电都有具体要求。如何使DRAM更省电的同时，亦能保证信号的完整性以及数据传输和存储的可靠性，是行业内亟待解决的问题。

实用新型内容

本申请实施例提供一种写操作电路和半导体存储器，以解决或缓解现有技术中的一项或更多项技术问题。

第一方面，本申请实施例提供一种写操作电路，应用于半导体存储器，包括：

数据判断模块，用于根据半导体存储器的输入数据中为低的数据的位数，确定是否翻转输入数据，以生成翻转标识数据和第一中间数据；

数据缓冲模块，包括多个NMOS晶体管和多个第一反相器，NMOS晶体管的栅极通过第一反相器连接于数据判断模块，以接收第二中间数据，NMOS晶体管的漏极连接于全局总线，数据缓冲模块用于根据第二中间数据，确定是否翻转全局总线，其中，第二中间数据为第一中间数据的反相数据；

数据接收模块，连接于存储块，数据接收模块接收全局总线上的全局总线数据，并通过翻转标识信号线接收翻转标识数据，用于根据翻转标识数据，对全局总线数据进行解码，并将解码后的数据写入半导体存起的存储块，解码包括确定是否翻转全局总线数据；

预充电模块，连接于预充电信号线，用于将全局总线的初始态设置为高。

在一种实施方式中，还包括串并转换电路，连接于半导体存储器的DQ端口和数据判断模块之间，用于对DQ端口的第一输入数据进行串并转换，以生成第二输入数据；数据判断模块用于根据第二输入数据中为低的数据的位数，确定是否翻转第二输入数据，以生成翻转标识数据和第一中间数据。

在一种实施方式中，第二输入数据被划分为M组，翻转标识数据为M位，M位翻转标识数据与M组第二输入数据一一对应，每组第二输入数据为N位，其中，M和N为大于1的整数，数据判断模块用于在输入的一组第二输入数据中为低的数据的位数大于N/2的情况下，将输入的一组第二输入数据的翻转数据作为对应的一组第一中间数据输出，并将输入的一组第二输入数据对应的一位翻转标识数据置为高；以及在输入的一组第二输入数据中为低的数据的位数小于等于N/2的情况下，将输入的一组第二输入数据作为对应的一组第一中间数据输出，并将输入的一组第二输入数据对应的一位翻转标识数据置为低。

在一种实施方式中，数据判断模块包括：